10.7.1  单端蛇形线

在PCB设计中，蛇形等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多条数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDR SDRAM）甚至4次，而随着芯片运行频率的提高，信号传输延迟对时序影响比重越来越大，为了保证在数据采样点（时钟的上升沿或者下降沿）能正确采集所有信号的值，就必须对信号传输延迟进行控制。等长走线的目的就是为了尽可能地减少所有相关信号在PCB上传输延迟的差异，保证时序的匹配。

（1）在ALLEGRO中，等长绕线之前建议完成PCB的连通性，并且建立好相对应的总线网络组，因为等长是在既有的走线上进行绕线的，不是一开始就走成蛇形线，等长的时候也是基于一个组里面以最长的那条线为目标线进行长度的等长。

（2）执行菜单命令Route-Delay Tune，激活等长命令，在Options面板中设置等长参数设置窗口，如图10-184所示。

① Style：提供3种蛇形走线的样式。

②  Gap：蛇形圆弧两条线之间的间距，一般需要满足3W规则（3倍线宽间距）

图10-184  单端蛇形线参数设置

③Corners：拐角的角度，一般选择45度。

④ Miter Size：最小的拐角宽度，一般设置为一倍线宽。

⑤  Allow DRCs：等长时允许DRC的产生，这项不建议进行勾选。

 10.7.2  差分蛇形线

至于USB、SATA、PCIE等串行信号，并没有上述并行总线的时钟概念，其时钟是隐含在串行数据中的。数据发送方将时钟包含在数据中发出，数据接收方通过接收到的数据恢复出时钟信号。这类串行总线没有上述并行总线等长布线的概念。但因为这些串行信号都采用差分信号，为了保证差分信号的信号质量，对差分信号对的布线一般会要求等长且按总线规范的要求进行阻抗匹配的控制。

（1）差分蛇形线类似于单端蛇形线，也是先进行完差分走线，再执行菜单命令Route-Delay Tune，激活等长命令，在Options面板中设置相关参数，同单端蛇形走线设置一致，如图10-185所示

图10-185  差分蛇形线参数设置

（2）单击需要等长的差分走线，并滑动鼠标，即开始差分蛇形走线

（3）为了满足差分对内之间的时序匹配，一般差分对内之间也需要进行等长，误差要求一般是5mil以内。这种等长方式一般不再是以差分走线来等长了，而是在等长命令单击鼠标右键勾选Single trace mode选项，如图10-186所示，对差分走线的其中一条来进行绕线。常见差分对内等长方式如图10-187所示。

图10-186 差分线单根等长命令

图10-187  常见差分对内等长方式