扫码关注
范强
Cadence Allegro SPB OrCAD 16.6 没有capture cis的功能，打了最新补丁也没有。 查看回答
37 0 0
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
提问了一个关于的Cadence Allegro问题
· 2026-05-10 09:41
提问了一个关于的Altium/Protel问题
· 2026-05-09 14:39
提问了一个关于的Altium/Protel问题
· 2026-05-09 14:37
提问了一个关于的Mentor PADS问题
· 2026-04-26 22:45
PADS 9.5导出CAM文件时，打开CAM350检查geobeo文件时，出现H开头的位号丝印没有导出，但是PCB文件里是有这个位号的，这是为什么？ 查看回答
63 0 0
提问了一个关于的Altium/Protel问题
· 2026-03-31 17:36
各位老师，AD在异形拼板的时候会把板子之间的空隙认为是板子的一部分3D变成,紫色的是机械1层，按理说这里应该是切割掉的，是不是我少了什么切割线？ 查看回答
111 1 0
提问了一个关于的Sigrity仿真问题
· 2025-11-20 22:51
提问了一个关于的Cadence Allegro问题
· 2025-10-25 15:46
提问了一个关于的嘉立创EDA问题
· 2025-10-05 20:38
未解决
RGB888显示屏PCB走线要求
请问，7吋RGB888显示屏（分辨率800*480，像素时钟频率33MHz)在和MCU （STM32F429IGT6）连接时，对显示屏的数据线和时钟线 PCB 设计有什么要求？谢谢。 查看回答
463 0 0
