Allegro软件工程文件创建

3.3.1 新建PCB

Cadence是一个大型的EDA软件,它几乎可以完成电子设计的方方面面,例如ASIC设计,FPGA设计和PCB板设计。Cadence包含的工具比较多,几乎是包含了EDA设计的全部,下面就介绍Cadence如何新建PCB。

打开PCB Editor 17.4软件,执行菜单命令“File-New”,如图3-11所示。

       image.png

图3-11 “New”菜单命令

在弹出的对话框,选择Drawing Type为“Board”,Drawing Name为PCB文件名称,设置完成点击“OK”即可,如图3-12所示。

            image.png       

图3-12 新建PCB示意图

3.3.2 已有PCB文件的打开

执行菜单命令File-Open,在弹出的窗口中找到所要打开的PCB文件路径,进行打开,如图3-13所示

 image.png

图3-13 打开已有pcb文件示意图

3.3.3  PCB封装的含义以及常见分类

PCB封装就是把实际的电子元器件,芯片等的各种参数(比如元器件的大小,长宽,直插,贴片,焊盘的大小,管脚的长宽,管脚的间距等)用图形方式表现出来,以便可以在画pcb图时进行调用。

1)PCB封装按照安装方式来区分的话,可以分为贴装器件、插装器件、混装器件(贴装和插装同时存在)、特殊器件。特殊器件一般指沉板器件。

2)PCB封装按照功能以及器件外形来区分的话,可以分为以下种类:

SMD:   Surface Mount Devices/表面贴装元件。

RA:    Resistor Arrays/排阻。

MELF: Metal electrode face components/金属电极无引线端面元件。

SOT:  Small outline transistor/小外形晶体管。

SOD:  Small outline diode/小外形二极管。

SOIC: Small outline Integrated Circuits/小外形集成电路。

SSOIC: Shrink Small Outline Integrated Circuits/缩小外形23集成电路。

SOP:   Small Outline Package Integrated Circuits/小外形封装集成电路。

SSOP:  Shrink Small Outline Package Integrated Circuits/缩小外形封装集成电路。

TSOP:  Thin Small Outline Package/薄小外形封装。

TSSOP: Thin Shrink Small Outline Package/薄缩小外形封装。

SOJ:   Small outline Integrated Circuits with J Leads/ “J”形引脚小外形集成 电路。

CFP:   Ceramic Flat Packs/陶瓷扁平封装。

PQFP: Plastic Quad Flat Pack/塑料方形扁平封装。

SQFP: Shrink Quad Flat Pack/缩小方形扁平封装。

CQFP: Ceramic Quad Flat Pack/陶瓷方形扁平封装。

PLCC: Plastic leaded chip carriers/塑料封装有引线芯片载体。

LCC : Leadless ceramic chip carriers/无引线陶瓷芯片载体。

QFN:   Quad Flat Non-leaded package/四侧无引脚扁平封装。

DIP:  Dual-In-Line components/双列引脚元件。

PBGA: Plastic Ball Grid Array /塑封球栅阵列器件。

RF:   射频微波类器件。

AX:   Non-polarized Axial-Leaded Discretes/无极性轴向引脚分立元件。

CPAX: Polarized capacitor, axial/带极性轴向引脚电容。

CPC:  Polarized capacitor, cylindricals/带极性圆柱形电容。

CYL:  Non-polarized cylindricals/无极性圆柱形元件。

DIODE:二极管。

LED:  发光二极管。

DISC: Non-polarized Offset-leaded Discs/无极性偏置引脚的分立元件。

RAD:  Non-polarized Radial-Leaded Discretes/无极性径向引脚分立元件。

TO:   Transistors Outlines ,JEDEC compatible types/晶体管外形,JEDEC元件类型。

VRES :Variable resistors/可调电位器。

PGA:  Plastic Grid Array /塑封阵列器件。

RELAY:Relay/继电器。

SIP:  Single-In-Line components/单排引脚元件。

TRAN: Transformer/变压器。

PWR:  Power module/电源模块。

CO:   Crystal oscillator/晶体振荡器。

OPT:  Optical module /光器件。  

SW:   Switch/开关类器件(特指非标准封装)。

IND:  Inductance/电感类(特指非标准封装)。

 3.3.4 软件自带的封装库

Allegro软件自带的封装库路径为

E:\Cadence\Cadence_SPB_17.4-2019\share\pcb\pcb_lib\symbols,如图3-14所示

image.png

 

图3-14 软件自带封装库示意图

 

3.3.5 已有封装库的调用

在PCB中,执行菜单命令Setup-User Preferences,在如图3-15所示的用户参数窗口进行库路径的指定,对debpath,padpath及psmpath库进行所需要调用封装库所在路径的指定,这里指定的是系统自带的pcb封装库。


image.png

 

图3-15 已有封装库的调用