Cadence Allegro飞线的隐藏关闭在PCB设计过程中，一把布线的顺序是先走信号线，然后进行电源的处理、电源的分割，然而电源的飞线是非常多的，非常影响信号线的布线，所以刚开始会将电源的飞线进行隐藏，具体操作的步骤如下所示：1. 点击

电源座子需要超出板框放置2.存在开路3.采用单点接地，此处可以不用打孔，只用在散热焊盘上打孔即可4.尽量从焊盘中心出线5.电源输出电容应该先打后小6.电容位置错误，这是第二路电源的输入电容，应该放在后面7.走线尽量不要有锐角，后期自己调整一

1.芯片下方电容要均匀分布。2.数据线等长组分组错误，两组线分别缺少LDOM、HDQM。3.数据线等长错误，应该控制误差50mil4.地址线等长分组错误，缺少部分网络5.电源输入线宽不一致，电容输入输出都需要加宽。6.多存在多处尖岬铜皮。7

1.电源信号多余打孔，电源在其他层没有铺铜不要打孔。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.htm?spm=a1z

反馈的分压电阻靠近管脚放置，走一根10mil的线进行连接2.电源在底层铺铜进行连接3.此处不满足载流，输入主干道尽量铺铜处理4.此电容为LDO的输入滤波电容，应该靠近管脚放置5.电感下面尽量不要走线6.在底层铺一块整版地铜把地进行连接以上评

电感背面没有挖空处理这里gnd过孔不满足载流，输入有多少过孔输出也要有同样数量的过孔反馈线可以不用加粗处理的以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item

差分线处理不当，锯齿状等长不能超过线距的两倍pcb上还存在很多一样的问题，自己对应修改一下2.等长线之间需要满足3W规则3.此处出现载流瓶颈4.焊盘出线不规范5.电感所在层的内部需要挖空处理6.注意铜皮尽量不要任意角度，建议45度7.过孔不

座子需要靠近板框放置2.电源输出主干道尽量铺铜处理，满足载流3.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊4.电容保持先大后小原则5.反馈路劲从电容后面取样，走线远离电感6.此芯片采用单点接地，就是输入输出的地要接到芯

尽量不要在其他信号线下串过尽量包地包到焊盘旁边焊盘出线尽量耦合，接到焊盘旁边打孔，建议都走底层不改变线宽到焊盘旁边打孔。4.类差分形式，中间不要有长细条铜皮5.左右声道信号线走类差分，间距保持一致6.左右声道信号线要完整包地处理。以上评审报

器件摆放太近，建议2mm2.晶振尽量靠近芯片摆放，走内差分，并包地处理3.注意TX,RX等长线之间需要满足3W规则4.TX整组包地少一根TXD35.电源信号可以在电源层处理6.此处差分走线需要优化一下7.变压器除产信号外，其他的都需要加粗到

差分出线尽量耦合2.网口模块除差分信号之外，其他的都需要加粗到20mil3.应该先经过滤波电容在从滤波电容接出去4.变压器先到保护器件，在到电阻，然后在连接到PHY芯片5.电源滤波电容尽量靠近管脚放置6.地网络需要再地平面进行处理，后期自己

差分走线不满足差分间距规则2.锯齿状等长不能超过线距的两倍3.差分对内等长误差5mil4.ESD器件尽量靠近接口管脚放置5.包地 地线上尽量多打地过孔以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访

电源输出打孔需要打在滤波电容的后面2.电源需要再底层铺铜进行连通并满足载流3.地网络在底层铺一整块铜皮连接到芯片中心进行回流4.此处不满足载流以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码

晶振走内差分需要再优化一下2.模拟信号走一字型布局，没空间就调整旁边的器件和走线3.跨接器件旁边尽量多打地过孔，间距建议2mm，贴片器件建议离定位孔远一下可以参考一下此图4.地址线，控制线和时钟信号未创建等长组进行等长5.此处走线能拉直尽量

模拟信号尽量一字型布局，并单根包地2.锯齿状等长不能超过线距的2倍3.网口除差分信号外，其他都需要加粗到20mil4.电感所在层的内部需要挖空处理5.反馈路劲需要从电容后面取样6.注意数据线直接拿等长需要满足3W规则7.地址线之间也需要满足