1.芯片下方电容要均匀分布。
2.数据线等长组分组错误,两组线分别缺少LDOM、HDQM。
3.数据线等长错误,应该控制误差50mil
4.地址线等长分组错误,缺少部分网络
5.电源输入线宽不一致,电容输入输出都需要加宽。
6.多存在多处尖岬铜皮。
7.地址线Art 03层最左边走线重叠
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:
1.芯片下方电容要均匀分布。
2.数据线等长组分组错误,两组线分别缺少LDOM、HDQM。
3.数据线等长错误,应该控制误差50mil
4.地址线等长分组错误,缺少部分网络
5.电源输入线宽不一致,电容输入输出都需要加宽。
6.多存在多处尖岬铜皮。
7.地址线Art 03层最左边走线重叠
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教: