走线不要从电阻电容中间穿，后期容易造成短路，可以打孔走底层2.跨接器件旁边尽量多打地过孔3.数据线和地址线等长都需要满足3W4.电感下面尽量不要走线以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接

模拟信号下面不要走线其他信号线2.晶振走线内差分需要再优化一下3.跨接器件旁边尽量多打地过孔，间距最少1mm4.差分走线不满足间距规则5.网口两队差分需要控100欧姆,要添加class，进行等长，误差5mil6.电感所在层需要挖空处理7.注

usb2.0差分出线要尽量耦合，你这个走线不满足差分间距规则电源走线需要加粗，或者铺铜处理3.0锯齿状等长不能超过线距的两倍，等长都需要再进行优化一下2.差分出线要尽量耦合3.打孔要打在ESD器件前面，先经过过孔，在到ESD器件4.地网络需

1.电流没有经过电容，过孔应该打在电容后面。2.器件摆放太近，应避免造成丝印干涉3.过孔应打在第一个电容，信号经过第一个电容到第二个电容。4.应按原理图顺序摆放器件，过孔打在第一个器件前方。5.VBAT的滤波电容靠近管脚放置6.滤波电容尽量

1.小的滤波电容应该靠近管脚放置2.所有层挖空处理，负片层需要单独放置一个铺铜挖空3.存在开路4.器件摆放尽量不要太近，建议最少1.5mm以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系

存在开路报错2.过孔尽量不要打在电阻中间3.走线尽量不要有直角，建议钝角4.时钟信号等长不符合规范5.地址线等长存在报错，以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https

器件摆放尽量呈一字型布局，滤波电容按照先大后小的顺序摆放2.电源输出尽量铺铜处理，满足载流3.电容放在住干道上面4.焊盘出现不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊5.芯片才用单点接地，就是输入和输出的地要连接在芯片中间进行

差分走线不满足差分间距要求，锯齿状等长也不能超过线距的两倍2.滤波电容和EAD器件靠近管脚放置3.输出打孔要打在最后一个滤波电容的后面4.焊盘出现不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊5.此处走线不满足载流6.VBAT的滤

电源输入不满足载流，加粗走线或者铺铜处理2.电源输出滤波电容按照先大后小的顺序摆放3.注意满足载流4.电源输入尽量铺铜处理，先经过滤波电容在进入到管脚5.输出滤波电容按照先大后小的顺序靠近管脚进行摆放6.晶振下面不要走线7.电源管脚走线都需

1.过孔应该打在电容前面，先经过电容再到芯片管脚。2.电源经过电容后也要加粗走线，焊盘出线应该从短方向出线，避免从长反向和四角出线。3.器件配置容阻应该靠近管脚摆放，3脚应该从r6电阻后接入。4.差分线对内等长错误，拱起处高度是1倍-2倍间

差分线对内等长处理不当，锯齿状等长不能超过线距的两倍2.电源输入不满足载流，走线需要加粗或者铺铜处理3.电源芯片输入和输出的地尽量连接在一起，形成最短回流路劲，滤波电容尽量靠近管脚放置4.走线不要从电阻电容中间穿，容易造成短路5.电源输出打

数据线等长误差100mil，不是1000mil2.模拟信号需要加粗处理3.晶振下面不要走线4.模拟信号下面不要有别的信号线5.跨接器件旁边要多打地过孔没什么大问题，注意一些细节即可以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需

跨接器件旁边尽量多打地过孔，间距最少1mm2.485需要走内差分处理，后期自己优化一下3.模拟信号需要加粗，单根包地处理4.差分线要尽量耦合，可以调整一下器件摆放的位置5.网口出差分信号外，其他的都需要加粗到20mil6.电感所在层的内部需

数据线高八位和低八位要分别进行分组等长，一组9根2.地址线等长不符合原理图要求3.等长注意一下不要有直角4.地址线分组需要把时钟信号，读写，控制都添加进来以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访

地址线分组，CLK,CKE0都要添加进来一起进行等长2.数据线分组应该是一组9根2SDRAM注意规则设置，导致等长有黄色提示2.注意过孔需要盖油处理其他没什么问题以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课