跨接器件旁边尽量多打地过孔，两个铜皮的间距最少1mm2.出现瓶颈区域，后期自己把铜皮调整一下3.差分对内等长误差5mil4.数据线等长误差100mil，不是1000mil，有好几处误差设置有问题，后期自己更改一下5.变压器要所有层挖空，负片

等长存在报错，电阻另一端需要看成一根进行等长2.此处一层连通无需打孔3.滤波电容尽量靠近管脚放置4.过孔需要盖油处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://

确认一下此处是否满足载流2.电源输入电容应该先大后小考进管脚放置3.输出电容也是先大后小靠近管脚放置自己确认一下输入输出有没有满足载流，不满足可以加粗走线或者铺铜处理4.USB的两根信号要控制90欧姆的阻抗，走差分，差分对内等长误差5mil

1.变压器下方需要在所有层单独放置铺铜挖空，例如顶层放一个底层再放一个铺铜挖空。2.电源电容的输入输出都需要加粗载流。3.顶底层需要整版铺地铜处理4.TX等长组需要建立xSignals，前后段合并一起等长5.差分对内等长误差要控制在5mil

1.存在开路，孤岛铜皮没有连接出去。2.芯片中间过孔没有连接出去导致天线报错。3.多处孤岛铜皮和尖岬铜皮。4.电容地网络要和电源一样加宽载流。5.差分焊盘出线尽量耦合6.差分走线不耦合7.时钟信号走线要包地处理8.走线尽量短9.TX、RX没

1，焊盘有开路。2.pcb存在drc4.多处孤岛铜皮和尖岬铜皮4.走线保持3w间距4.走线避免锐角5.差分换层旁边要打地过孔6.晶振布线错误，晶振的一对线要走成类差分的形式，并整体包地处理， 线尽量短如下图8.同层连接不需要打孔9.时钟线要

1.线宽要保持一致，线宽不一致会导致阻抗不连续。2.TF卡的时钟信号，与其他信号线的间距保证20mil左右，有空 间的情况下，包地处理。3.数据线等长错误，避免绕90度角等长。4.铺铜存在多处孤岛铜和尖岬铜皮以上评审报告来源于凡亿教育90天

焊盘出现需要优化一下2.差分对内等长误差5mil3.其他没什么问题USB2.0注意差分走线要满足车分间距规则以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item

线没有拉完。差分走线不耦合，间距不一样差分对内误差大于+-5mil差分线也没有包地处理这里应该这么摆放这里走线太细了，一个过孔也不满足载流，建议铺铜处理多打过孔以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程

跨接器件旁边尽量多打过孔，地分割间距尽量1mm，有器件的地方不满足可以忽略2.差分对内等长误差5mil3.差分走线需要优化一下4.晶振走内差分，需要包地处理5.走线没有连接到焊盘中心，存在开路6.未创建RX和TX class，误差范围100

未创建TX和RX的class，分别等长误差100mil2.时钟信号要进行连通并包地处理3.焊盘出现需要优化一下4.变压器所有层需要挖空处理5.差分对内等长误差5mil6.差分出线要尽量耦合7.没有添加差分对的class8.pcb上存在多处开

滤波电容放置尽量靠近管脚放置2.挖空后需要右键重新铺铜才有作用3.此处不满足载流4.电感下面尽量不要放置器件5.走线未连接到焊盘，存在开路6.铺铜尽量把焊盘包裹起来7.走线需要优化一下以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

分割地尽量满足1mm，有器件的地方不满足可以忽略2.跨接器件旁边尽量多打地过孔3.差分线需要优化一下，尽量从焊盘拉出在走差分差分出线方式都需要再尽量优化一下4.晶振需要包地处理，晶振下面不要走线，不要放置器件5.焊盘出现不规范，焊盘中心出线

1.485需要走内差分，此处需要优化一下2.模拟信号需要单根包地，走线加粗，并且模拟信号下面不要有其他信号的走线3.差分对对内等长误差5mil4.百兆网口需要添加100oh的 class5.网口除差分信号外，其他信号都需要加粗到20mil6

1.485需要走内差分2.差分对内等长误差5mil3.焊盘出现不规范，尽量从焊盘中心出线4.地分割间距要满足1mm，跨接器件旁边尽量多打地过孔5.电感所在层的内部需要挖空处理6.输出尽量铺铜处理，满足载流7.此处反馈线尽量打孔走底层8.走线