写文章
发视频
提问题
传文档
电子设计讲堂 专家精讲课程 知识传授指导
前沿电子资讯 电子技术干货 经验知识总结
设计问答汇总 在线答疑解惑 达人倾囊相授
专业行业文档 知识类目清晰 要点一键下载
阻抗计算神器 多层板阻抗 凡亿层压结构
PCB设计指南 EDA设计指南 封装设计指南
Symbol下载 PCB封装下载 3D模型下载
凡亿Skill工具 敷铜脚本插件 快速添加差分
技术题库汇总 如何谈薪资 常见面试技巧
优质电子公司 专业人才简历 高薪一键触达
凡亿是国内领先的电子研发和技术培训提供商,是国家认定的高新技术企业。以“凡亿电路”“凡亿教育”作为双品牌战略,目前近110万电子会员,技术储备为社会持续输送7万余人高级工程师,服务了1万多中小型企业合作伙伴。
2019年末 Cadence发布了PCB 产品线的SPB 17.4主版本,并在之后持续发布更新。在这个最新主版本中,PSpice增加了许多新功能,性能也大幅度提升。全方位满足用户需求。本文向大家介绍在PSpice17.4中增强的功能有哪些。01、 程序主题增强在17.4版本中,PSpice和PSpi
01什么是Class和SubClass?在Allegro工具中,绘图元素的类别称为类Class。类代表设计中所有可见项目的类型。每个类中图形的各个部分称为子类SubClass。每个类可以包含许多子类,包括用户定义的一些子类。类和子类的绘图元素包含了设计中使用的个元素。子类允许进一步分类,从而使该工具
本文作者:Davide Vye,Cadence高级产品市场经理,首发于www.highfrequencyelectronics.com。预计阅读时长:13分钟。自从便携式电话在 20 世纪 80 年代问世以来,新的无线电技术不断更迭,移动通信行业呈现爆炸式增长。伴随每一代无线电技术的问世,都涌现出了
Allegro半自动出换pin表SKILL小程序1、 程序的加载a) 在命令窗口敲入skill loadi("MHY_AutoShow_sortedNetName.ile")b) 或在allegro.ilinit 中增加一行 loadi("
全球分布的设计团队越来越多,使缩短设计周期的难题雪上加霜。人工处理多用户问题的权宜措施非常耗时、缓慢并且容易出错。在PCB设计过程中遇到比较复杂的设计时候,通常需要我们进行协同设计,协同设计分为主设计者这以及从设计者,采用的是Allegro软件自带的Team Design功能,Team Design
在今年的 IMAPS(International Microelectronics Assembly and Packaging Society,国际微电子装配与封装学会 )大会上,Cadence 资深半导体封装管理总监 John Park 发表了关于封装组装设计套件(Package Assemb
产品品牌:永嘉微电/VINKA产品型号:VK36W1D封装形式:SOT23-6L产品年份:新年份 产品特点:VK36W1D具有1个触摸检测通道,可用来检测水从无到有和水从有到无的动作。该芯片具有较高的集成度,仅需极少的外部组件便可实现触摸
电子工程师刚开始接触DDR4存储器时,线路板密密麻麻的,动辄DDR2/3/4的,专业术语层出不穷的,很容易看晕。而且随着DDR产品的迭代更新,存储器项目的设计复杂度翻倍增长。同时,DDR产品的设计难度很高,因为它涉及到高速数字电路和复杂的时
Cadence于今年2月收购了cccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccccc Software公司,该公司的所有工程师和创始人最初都来自贝尔实验室,在没有市场营销的情况下,Integrand产品仅靠口碑就获得了业界的巨
01什么是Temp Group?所谓的Temp Group,就相当于临时创建的Group组,用于很多元素的选择,用于一起执行某项命令,比如移动、复制等等。执行完命令之后呢,Group组就打散了,不存在了,今天我们以移动命令为例,讲解一下如何使用Temp Group功能。第一步执行移动命令,Edit-
复用模块(Reuse Module)是布局中可以重复应用的部分,可以应用在相同的设计上,也可以应用在存在类似电路的不同设计上。 非正式的模块可以透过place replicate命令生成,以便快速应用于模块复用的电路设计中。正式的模块通常与电路的电路图相关联,以便在放置过程中加以利用。为了方便在其它
今天有小伙伴向老wu咨询了个Capture 16.6的启动异常问题,如下图所示这个问题老wu之前也有遇到过,只是当时没有找到造成该异常的真正原因,所以直接使用了重装操作系统大法解决了。今天再次面对这个启动异常的问题,老wu建议其尝试了清空Spb_data目录,卸载VC 2005运行库之后重装Cad
添加用户变量 变量名:AEX_BIN_ROOT 值:PADS软件中translators软件的bin目录路径 如下图所示: AEX_BIN_ROOT= C:\MentorGraphics\PADSVX.2.7\SDD_HOME ranslators\win32\bin 添加 用户变量
基于最新的 Allegro X 23.11 版本更新,我们将通过实例讲解、视频演示让您深入了解 Allegro X System Capture、Allegro X PCB Designer、Allegro X Pulse 产品的新功能及用法,助力您提升设计质量和设计效率。Allegro X PCB
许多电子工程师会选择Cadence Allegro来设计PCB,在使用时会遇到许多操作,其中之一是在Cadence环境中创建封装库,确保数据的高效与准确,那么在操作Cadence时需要注意什么?1、精确测量与缩放Pad尺寸根据Pin脚的精确
发文章
电子设计:基于STM32的自动浇花系统
零基础电子设计:跟我一起学半导体—磁控溅射参数对薄膜质量的影响
【第4篇】嵌入式Linux应用开发基础知识
8款3D打印耗材PK乐高强度对比测试-拓竹打印机-拓竹全系耗材
数字设计中浮点数的处理和定点化
原理图系统参数Graphical Editing选项卡
2025-02-11 17:53
2025-01-09 14:13
2025-01-02 13:45
2024-12-06 15:26
2023-08-21 16:30:02
2023-08-26 13:52:07
2023-08-26 13:52:41
2023-08-26 13:52:59
2023-08-27 22:52:59
2023-08-30 15:55:42
2023-09-09 14:36:37
2023-09-09 15:31:00
2023-09-09 15:41:33
2023-09-09 16:37:29
2023-09-09 16:38:54
我要投稿
技术文章
视频教程
百问百答
下载APP
在线客服