网口差分需要进行对内等长，误差5mil2.注意差分走线要注意耦合3.注意等长线之间需要满足3W规则4.等长存在误差报错5.地网络进行就近打孔，连接到地层，缩短回流路劲6.顶层BGA里面的铜尽量挖掉7.电感所在层内部需要挖空处理以上评审报告来

电源输入打孔要打在滤波电容的前面，输出要打在滤波电容的后面2.电源输出可以在加宽一下铜皮宽度，满足载流3.此处走线可以在优化一下4.电容封装尺寸错误，后期自己修改一下5.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊6.注

网口除差分信号外，其他的都需要加粗到20mil2.注意差分出线要尽量耦合3.此处尽量电容靠近管脚摆放4.焊盘出线宽度与焊盘同宽，注意出线规范5.差分需要进行对内等长，误差5mil6.除了中间的散热孔个，其他的都可以盖油处理以上评审报告来源于

跨接器件旁边要多打地过孔2.焊盘出现不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊3.多余的线头可以删掉，或者打孔连接，不要出现stub线头，防止天线效应，出现额外的干扰4.此处一层连通可以不用打孔以上评审报告来源于凡亿教育90天

还存在多处开路报错：看下此处是什么元素跟元素的间距报错：检查了对应自己修改。电感底部不要放置器件 ，净空，自己重新布局下：并且电感内部挖空处理：看下此处VCCIO线宽是否满足其载流大小：处理下多余线头删除，连接到过孔中心：走线不要出现直角：

1.外壳地和gnd连接处，外壳地这边需要和gnd打一样多的孔2.器件摆放太过密集，注意丝印不要重叠，保持一定距离3.存在尖岬铜皮和孤岛铜皮，可以挖空或者在末端打孔4.走线保持3w间距，绕线拐角处角度大点避免直角以上评审报告来源于凡亿教育90

注意器件摆放不要干涉，贴片器件尽量离座子1.5mm2.走线需要优化一下3.差分走线不满足间距要求4.打孔要打在ESD器件前面5.器件摆放尽量中心对齐处理，更美观6.差分锯齿状等长不能超过线距的两倍7.注意差分出线要尽量耦合8.USB差分对内

百兆：变压器内部要挖空：差分走线连接到过孔要耦合：上述一致问题：过孔打在焊盘上了：注意扇孔方式：这种死铜去掉：整板大面积死铜：RX TX之间要用GND走线分组开：差分对内等长误差5MIL：千兆：跨接器件两边可以多打点地过孔：机壳地与电路地之

注意此处的滤波电容位置，是要先大后小放置：先是放置C289然后再是C13-16此处网络是否没有连接上：此处电容位置一致问题，同样的问题自己检查修改下，不一一截图指出：电容按照电源输出方向，按照先大后小的顺序布局。输出电源主干道的滤波电容都要

跨接器件旁边尽量多打地过孔2.差分走线不满足间距规则3.差分走线可以在优化一下4.线宽尽量保持一致5.注意过孔不要上焊盘，器件摆放不要干涉6.PHY芯片中间焊盘上的过孔需要开窗处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需

网口除差分信号外，其他的都需要加粗到20mil2.跨接器件旁边要尽量多打地过孔，间距要保证2mm，有器件的地方可以不满足3.此处的孤岛铜可以挖掉4.TX和RX等长误差100mil 5.差分信号需要走内差分处理，包地要包全6.焊盘出线不规范，

注意差分走线要尽量耦合走线2.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊3.走线尽量不要从小器件中间穿，后期容易短路4.此处尽量电容靠近管脚摆放5.差分需要进行对内等长，误差5mil6.RX和TX需要分别创建等长进行等

“物联网”、“人工智能”“智能家居”“5G”....随着时代高速发展，这些年我们身边初夏越来越多这样的词汇，这些词汇基本上都离不开“智能”，课件我们这个时代，智能已经逐渐从入门对未来的设想走进了显示。当下，华为的5G互连、小米的智能家居、阿

1.差分换层在旁边需要打回流地过孔2.差分对需要对内等长，差分出焊盘应尽快耦合3.信号线需要保持3w间距规则4.存在开路没有连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：ht

1.差分对内等长错误，按照规范图片要求等长2.单端控50欧姆差分控100欧姆阻抗，做四层板中间层为参考平面3.sclk不是差分信号，不要走差分布线，走单端线控50om4.差分出焊盘尽快耦合，用差分布线5.存在飞线没有连接6.差分组对间需要等