扫码关注
注意此处的滤波电容位置，是要先大后小放置：
先是放置C289然后再是C13-16
此处网络是否没有连接上：
此处电容位置一致问题，同样的问题自己检查修改下，不一一截图指出：
电容按照电源输出方向，按照先大后小的顺序布局。
输出电源主干道的滤波电容都要按照顺序进行放置，不要这里放一下 ，那里放一下：
此处是U2输入电源电路上的电容，放到到输出处了，是放在U2前面的：
建议将电源模块的布局完成好，需要更改。
并且一路一路的电源通道上的器件都放在同一层，不要顶层放一下底层放一下。
U1芯片的管脚对应的输出电路放置的太远了：
需要铺铜的就绘制铜皮，不要放置填充：
都修改下。
反馈信号是反馈的最后一个时候输出电容的管脚上，并且不需要铺铜，直接8-12mil的走线连接即可：
U26-u19以及U26-U20的分组信号线差两根，自己看下是否还有信号没有添加进来：
等长也存在等长误差报错：
等长线之间也需要满足3W要求，如果满足不了至少也满足2.5W：
晶振底部不能放置器件以及走线，需要净空：
滤波电容要放在晶振前面呈π型滤波，自己修改：
并且包地处理，底部不能走线。
还有较多问题，建议理解视屏完成之后再去修改完成。
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教：
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169
![AD19出现[Error] XXX.Sch Compiler Sheet-Entry XX not matched to Port at Xmil,Ymil问题的解决方法](https://api.fanyedu.com/public/uploads/huodong/20200903/cebca3aebb37c834ead963b7c68ab28f.png)
![AD19出现[Error] XXX.Sch Compiler Sheet-Entry XX not matched to Port at Xmil,Ymil问题的解决方法](https://api.fanyedu.com/public/uploads/ueditor/image/20200903/1599103429603692.png)
![AD19出现[Error] XXX.Sch Compiler Sheet-Entry XX not matched to Port at Xmil,Ymil问题的解决方法](https://api.fanyedu.com/public/uploads/ueditor/image/20200903/1599103434144214.png)
