分割地之间的间距最少要1mm以上2.晶振需要走内差分，并包地3.焊盘中心出线至外部才能拐线处理，避免生产出现虚焊，走与焊盘同宽拉出来再进行加粗4.变压器除擦还分信号外，其他的都需要加粗到20mil5.变压器需要所有层挖空以上评审报告来源于凡

注意差分走线，此处的右边调整为左边形式走线：注意地网络顶层也没铺铜，GND层也没有进行负片分割，需要重新设计：PWR层也没有设置负片层进行分割或者是正片铺铜，建议重新设计下：电源跟地都没有处理。TX RX没有设置MGROUP等长：差分需要对

注意电源地跟机壳地之间满足至少2MM间距：器件注意放置完全，并且放置完成之后走线连接：把没有设计的器件布局布线设计下。变压器除了差分信号，其他信号也要走线连接完全：还存在多处飞线，存在信号没有连接完全：等长线之间需要满足3W间距：注意等长还

电感当前层的内部挖空处理：上述一致问题：注意不同地之间至少满足2MM间距：变压器信号除了差分信号，其他加粗20MIL走线：注意差分对内等长的GAP大于等于3W：焊盘扇孔注意对齐扇出：注意等长线之间满足3W间距原则可以调整下：注意的过孔之间的

电感内部需要挖空处理这个器件需要调整一下不要放到电感下面图上还有未布线的网络和未布线的连接存在stub线头以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.

此处不满足载流2.此处存在开路3.输出打孔要打在滤波电容后面5.反馈线要从滤波电容后面取样，走10mil即可6.电感所在层的内部需要挖空处理，背面尽量不要放置器件7.电源网络需要再底层铺铜进行处理，剩下的地方铺地以上评审报告来源于凡亿教育9

电容尽量靠近管脚放置，一个管脚一个2.百兆网口差分需要进行对内等长，误差5mil，差分尽量少换层打孔3.RX和TX需要添加等长组进行等长，误差100mil4.电容靠近管脚放置5.确认一下此处是否满足载流，注意电源要满足载流6.器件摆放尽量中

还存在较多飞线，基本上是电源以及地没有连接：电源主干道器件尽量靠近管脚，不要间隔那么远，主干道器件优先级最高，其他的配置电阻电容可以调整的：电源输出的反馈信号也没有连接：器件尽量整体中心对齐处理下：此处电源连接的线宽完全满足不了载流大小，需

差分走线需要再优化一下2.此处差分尽量打孔换层，在旁边添加一对回流地过孔，包地即可3.电容靠近管脚放置，走线优化一下，不要有锐角4.焊盘中心出线至外部才能拐线处理，避免生产出现虚焊5.存在多处开路6.差分需要进行对内等长，误差5mil7.R

电感下面不要放置器件，自己优化下：此处DCDC5.0V输入建议铺铜处理以满足载流大小，或者加粗走线的宽度能满足：此处存在铜皮瓶颈处，自己优化下：此处LDO电路中的电源信号能顶层连接的，就把过孔删掉：存在多处情况。右边的LDO电源信号存在上述

存在多处开路2.打孔需要打在输出滤波电容后面，在底层铺铜进行连接3.反馈线宽走10mil即可4.在底层铺一块整版地铜进行连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：http

电感所在层的内部需要挖空处理2.电源需要再底层铺铜进行连通3.此处不满足载流4.线宽尽量保持一致5.注意电感下面尽量不要放置器件以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：ht

导入仿真工具进行信号完整性（SI）仿真是PCB设计中的关键步骤之一，但很多小白可能不太清楚该如何导入，下面将聊聊如何通过Allegro软件导入SIWave仿真，希望对小伙伴们有所帮助。1、使用SIwave的直接导入功能SIwave提供了直接

随着电子产品的不断发展和创新，对高速、高密度和复杂性的要求也愈发严格，这就对PCB设计工具提出了更高要求，而Allegro软件作为一款功能强大且灵活性高的主流EDA软件经过长期发展仍未被淘汰，备受工程师关注，广泛应用在多种领域。然而，相比其

配置电阻电容可以向上或者向下布局，空出中间空间有限主干道布局：主干道；路径尽量短，可以优化下布局。反馈信号走8-12MIL即可：其他的没啥问题了。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或