答：简单来说，数字地是数字电路部分的公共基准端，即数字电压信号的基准端；模拟地是模拟电路部分的公共基准端，模拟信号的电压基准端（零电位点)。由于数字信号一般为矩形波，带有大量的谐波。如果电路板中的数字地与模拟地没有从接入点分开，数字信号中的谐波很容易会干扰到模拟信号的波形。当模拟信号为高频或强电信号时，也会影响到数字电路的正常工作。模拟电路涉及弱小信号，但是数字电路门限电平较高，对电源的要求就比模拟电路低些。既有数字电路又有模拟电路的系统中，数字电路产生的噪声会影响模拟电路，使模拟电路的小信号指

答：在PCB设计中，抑制EMC问题呢，主要从以下几个方面入手：屏蔽、滤波、合理接地、合理布局。但是呢随着电子系统日益的集成化、综合化的发展，采取以上几个方面的措施往往会跟产品的成本、质量、功能要求等发生矛盾，所以我们要权衡利弊研究出最合理的措施来满足电磁兼容性的要求。首先电磁兼容性控制是一项系统工程，应该在设备和系统设计、研制、生产、使用与维护的各阶段都充分的予以考虑和实施才可能有效。科学而先进的电磁兼容工程管理是有效控制技术的重要组成部分。在控制方法，除了采用众所周知的抑制干扰传播的技术，如屏

答：EMC,是Electro Magnetic Compatibility的缩写，翻译过来就是电磁兼容性，是指设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受电磁骚扰的能力。传感器电磁兼容性是指传感器在电磁环境中的适应性，保持其固有性能、完成规定功能的能力。它包含两个方面要求：一方面要求传感器在正常运行过程中对所在环境产生电磁干扰不能超过一定限值;另一方面要求传感器对所在环境中存在电磁干扰具有一定程度抗扰度。EMC电磁干扰是电子产品困扰电子工程师的一大难题，为了解决电子产品设

答：PCB中的信号线分为两种，一种是微带线，一种是带状线。    微带线，是走在表面层(microstrip),附在PCB表面的带状走线，如图1-43所示, 蓝色部分是导体，绿色部分是PCB的绝缘电介质，上面的蓝色小块儿是微带线（microstrip line）。由于microstrip line（微带线）的一面裸露在空气里面，可以向周围形成辐射或受到周围的辐射干扰，而另一面附在PCB的绝缘电介质上，所以它形成的电场一部分分布在空中，另一部分分布

答：沿绝缘表面测得的两个导电零部件之间，在不同的使用情况下，由于导体周围的绝缘材料被电极化，导致绝缘材料呈现带电现象，此带电区的半径即为爬电间距。爬的意思，可以看做一个蚂蚁从一个带电体走到另一个带电体的必须经过最短的路程，就是爬电距离。电气间隙，是一个带翅膀的蚂蚁，飞的最短距离。

答：差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的振幅相等，相位相反。在这两根线上传输的信号就是差分信号。差分信号是用一个数值来表示两个物理量之间的差异。差分信号又称差模信号，是相对共模信号而言的。我们用一个方法对差分信号做一下比喻，差分信号就好比是跷跷板上的两个人，当一个人被跷上去的时候，另一个人被跷下来了 - 但是他们的平均位置是不变的。继续跷跷板的类推，正值可以表示左边的人比右边的人高，而负值表示右边的人比左边的人高。0 表

PCB设计中晶体的π型滤波应该怎么设计？答：在晶体的电路设计中一般都采用π型滤波来进行设计，原理图设计部分如图1-41所示，后期我们在进行PCB布局布线的时候，要注意以下几点：布局整体紧凑，一般放置在主控的同一侧，靠近主控IC，尽量不要靠近板边；布局是尽量使电容分支要短，目的是为了减小寄生电容；晶振电路一般采用π型滤波形式，放置在晶振的前面；晶体和晶振的布局要注意远离大功率的元器件、散热器等发热的器件。其原理图设计部分如图1-41所示。 图1-41 晶体π型滤波电路示意图其PCB设计部

答：我们通常所说的π型滤波，指的是π型滤波电路，如图1-40所示，L1、C1、C2共同构成的典型的LC的滤波回路，其中电感L1可以用电阻来进行替换。 图1-40 π型滤波电路示意图

答：第一，3W原则，在PCB设计中很容易体现，保证走线与走线的中心间距为3倍的线宽即可，如走线的线宽为6mil，那么为了满足3W原则，在Allegro设置线到线的规则为12mil即可，软件中的间距是计算边到边的间距，如图1-38所示. 图1-38  PCB中3W原则示意图第二，20H原则，在PCB设计的时候，为了体现20H原则，我们一般在平面层分割的时候，将电源层比地层内缩1mm就可以了。然后在1mm的内缩带打上屏蔽地过孔，150mil一个，如图1-39所示。 图1

答：20H原则是指电源层相对地层内缩20H的距离，H表示电源层与地层的距离。当然也是为抑制边缘辐射效应。在板的边缘会向外辐射电磁干扰。将电源层内缩，使得电场只在接地层的范围内传导，有效的提高了EMC。若内缩20H则可以将70%的电场限制在接地边沿内；内缩100H则可以将98%的电场限制在内。我们要求地平面大于电源或信号层，这样有利于防止对外辐射干扰和屏蔽外界对自身的干扰，一般情况下在PCB设计的时候把电源层比地层内缩1mm基本上就可以满足20H的原则。

答：为了信号走线的质量，不产生串扰，我们保持信号走线与信号走线之间的间距为3倍线宽，这个间距指的是走线的中心到中心的间距，因为我们的线宽英文是width，所以这个规则我们通常就叫做3W原则。当我们的走线的中心间距不少于3倍线宽时，可以保证70%的线间电场不互相干扰，如果信号需要达到98%的线间电场不互相干扰，可以使用10W规则。3W原则是一种设计者无须其他设计技术就可以遵守PCB布局的原则。但这种设计方法占用了很多面积，可能会使布线更加困难。使用3W原则的基本出发点是使走线间的耦合最小。这种原则

答：在常规条件下，铜箔的厚度与线宽、线距的关系如图1-36与图1-37所示： 图1-36 铜箔厚度与常规走线线宽、线距示意图 图1-37 铜箔厚度与蛇形线线宽、线距示意图

答：铜箔其实是一种阴质性电解材料。铜箔是沉淀于电路板基底层上的一层薄的、连续的金属箔。铜箔作为一种PCB的导电体，容易粘合于绝缘层，接受印刷保护层，腐蚀后形成电路图样。铜箔具有低表面氧气特性，可以附着与各种不同基材，如金属，绝缘材料等，拥有较宽的温度使用范围。主要应用于电磁屏蔽及抗静电，将导电铜箔置于衬底面，结合金属基材，具有优良的导通性，并提供电磁屏蔽的效果。铜箔的按照不同的方式分类如下：按厚度可以分为厚铜箔(大于70μm)、常规厚度铜箔(大于18μm而小于70μm)、薄铜箔(大于12μm而小

答：首先我们需要根据SMD（贴装）与THC（插装）在PCB上的布局来确认PCB的组装形式，不同的组装形式对应不同的工艺流程。根据不同的布局方式，PCB的组装工艺分为如下几种，如图1-35所示。 图1-35 PCB组装工艺示意图

答：1）BGA器件与外围其它器件保持至少间距3mm，有空间的情况下做到5mm；2）QFN、QFP、PLCC、SOP器件之间保持间距2.5mm；3）QFP、SOP器件与Chip、SOT器件之间保持间距1mm；4）QFN、PLCC器件与Chip、SOT器件之间保持间距2mm；5）PLCC表面贴脚座与其它元器件之间保持间距3mm；6）插件器件正面（不需要焊接的面）与其它元器件保持间距1.5mm；7）插件器件背面（焊接面与）其它元器件保持间距3mm，最好插件器件里面不要放置贴片的元器件，返修非常困难；8