微博

微信

复制链接

电子产业一站式赋能平台

段北城-第一次作业-DCDC/LDO模块练习作业评审

PCB Layout

2023-09-11 16:45

955

复用后的铜皮把他修改为动态铜皮

这里应该打孔铺铜拉线到下面

电感垂直摆放

最好铺一下整版铜

LDO没什么问题

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

如需了解PCB特训班课程可以访问链接或扫码联系助教：

https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169

登录后查看更多

dcdc

侵权举报

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。

上一篇 ZEMAX技术分享：确保自由曲面设计的可制造性 下一篇 AD-全能20期-第一次作业DCDC模块PCB设计

【Allegro软件PCB设计120问解析】第72问如何让BOTTOM层器件的位号字符镜像显示呢？

答：ICT (In Circuit Tester，自动在线测试仪)是印制电路板生产中重要的测试设备:用于焊接后快速测试元器件的焊接质量，能迅速定位焊接不良的引脚，以便及时进行补焊。体现在PCB设计上，则需要在设计中添加用于ICT测试的焊盘，并对符合测试点要求的焊盘添加测试点属性。因测试点焊盘和间距及位置有严格的要求，对于有ICT设计要求的板卡，建议在设计前就明确添加ICT的网络，拟定ICT的添加计划，在设计的过程中边布线边添加。如果在设计完后再添加ICT测试点，必将大量返工，甚至有的网络根本无法

电路之家

2021-03-30 15:24

浏览数4545

Allegro-全能21期-我的瓜呢 allegro 第二次PMU作业

电感底部不能放置器件以及走线：把电容都可以塞到IC底部，自己布局处理下。底层器件注意对齐：电感内部挖空处理：IC焊盘扇孔注意下对齐：板上多余没网络过孔或者走线删除掉：GND铺了铜就不用走线连接了：以上评审报告来源于凡亿教育90天高速PCB特

电子技术天花板

2023-12-04 17:11

浏览数844

【Allegro软件PCB设计120问解析】第39问 PADS软件绘制的PCB文件如何导入Allegro软件中呢？

答：我们在进行PCB设计过程中，总会遇到这种问题，就是PCB文件之间的转换文件，从中提取封装或者查看走线等等，所以，这里我们讲解一下pads的文件如何导入到allegro软件中，具体的操作步骤如下所示：

电路之家

2021-03-24 10:49

浏览数4132

Cadence Allegro 17.2怎么避免信号之间的串扰问题（布线耦合系数分析）

串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。 PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。下面是在SigXplorer里面搭建了一个串扰的仿真链路，黄色部分就是得到的信号之间的串扰分析结果。