答：在前面的问答中，我们详细讲述了走线的命令的一些参数选择、Options选项的一些设置。这一问呢，我们讲解一下，修线的命令，也就是推挤命令的一些参数设置，如图5-143所示，执行菜单命令Route-Slide命令，进行推挤，在Find面板中可以看出，如图5-144所示，可以推挤的元素一般是走线的线段还有走线的过孔。

答：走线命令或者是叫做拉线命令，是PCB设计中一个非常重要的命令，我们这里对走线命令的一些详细的设置介绍一下。执行菜单命令Route-Connect，就是走线命令，如图5-140所示，然后在Find面板中，默认的选项是勾上的，勾上这些选项以后呢，走线的时候，才可以连接上行，比如勾上pins，这样走线的时候，才可以连接到焊盘，不然是连接不上的，如图5-141所示。

答：我们在PCB设计过程中，复制是经常使用的命令，而copy命令，如图5-134所示，一般只能复制对象到相同的class/subclass，对于不同class/subclass之间的拷贝呢，使用的命令是Zcopy命令，如图5-135所示。具体使用的步骤如下所示：

答：我们在使用Allegro软件进行PCB设计时，铺的铜皮都是动态或者是静态的铜皮，当打开Etch的时候，所有的走线跟铜皮都是同时显示的，如图5-130所示，在Allegro软件中是否可以隐藏铜皮呢，只显示走线呢，答案是可以的，具体操作如下：

答：在前面的问答中，我们讲述了静态铜皮与动态铜皮的区别，为了更方便的进行设计，我们可以对两种属性的铜皮进行转换，具体的操作步骤如下所示：

答：在PCB设计过程中，对于大电流的电路或者是网络，我们都会采用铺铜的方式去解决。在Allegro软件中，铺铜的命令有好多个，如图5-126所示，为了更方便的学习好铜皮处理的各个命令，这里我们讲述一下铜皮处理的相关命令具体含义：

2021年3月10日，凡亿教育与赛盛技术强强联合开发了《PCB电磁兼容设计与分析》课程，助力企业高效解决产品EMC问题。凡亿教育创立于2009年，是国内领先的电子研发（设计与生产）和技术培训提供商，我们致力于建设更好的电子技术共享平台。 目前凡亿有60万电子会员，技术储备为社会持续输送7万余人高级工程师，服务了1万多中小型企业合作伙伴。

答：在进行PCB布线之前，都需要先做扇出工作，方便内层布线。对于电阻电容后者是小的IC类器件，可以直接进行手动扇出，但是对BGA类的器件，管脚数目太多，如图5-122所示，这样手工去扇出的话，工作量太大，而却BGA区间必须要扇孔在焊盘的中心位置，所以手动扇出是不现实的，这里我们讲解下，如何对BGA器件进行自动扇出，提高设计的效率，具体操作如下所示：

答：所谓区域规则呢，就是在整个PCB板的规则都添加好了，有一块区域单独拉出来，服从另一个规则，在这块区域所应用的这个规则呢，我们就称之为区域规则，一般多用于BGA器件区域，下面我们讲解一下，如何添加区域规则，具体的操作步骤如下：

答：所谓的Xnet，是指在无源器件的两端，两个不同的网络，但是本质上其实是同一个网络的这种情况。比如一个源端串联电阻或者串容两端的网络。在实际设计情况中，我们需要对这种进行Xnet的设置，方便进行时序等长的设计，一般信号传输要求都是信号的传输总长度达到要求，而不是分段信号等长，这时采用Xnet就可以非常方便的实现这一功能，在Allegro软件中添加xnet的具体步骤如下所示：

答：我们在Allegro软件中，不论是做绝对传输延迟还是做相对传输延迟，从所有的等长列表中可以看到，它的本质都是从一个元器件的管脚连接到另一个管脚的长度，也就是我们所说的Pin-Pair到Pin-Pair的长度。我们创建等长集合，其实也是创建Pin-Pair的集合，这里，讲解一下，Allegro软件中如何创建Pin-Pair，具体操作如下：

答：在第5.35问中，我们讲述了直接添加的办法去添加相对传输延迟的等长规则。这一问呢，我们讲述一下如何使用模型添加法去添加相对传输延迟的等长规则，具体的操作步骤如下所示：第一步，打开规则管理器，执行菜单命令Setup-Constraints，在下拉菜单中选择Constraint Manager，如图5-99所示，进入到规则管理器中；

答：在5.34问中，我们讲述了什么是相对传输延迟。这里呢，我们来具体讲述一下，怎么去添加相对传输延迟的等长规则，首先讲述的是通过直接添加法去添加，直接添加法只适用于点对点的传输模式，中间没有任何串阻、串容的情况，具体操作如下所示：

答：在前面的问答中，我们讲述了绝对传输延迟的概念以及如何对绝对传输延迟进行添加，这里我们讲述一下什么是相对传输延迟。相对传输延迟的概念，跟绝对传输延迟是对立的，在绝对传输延迟中我们定义了信号线的最大值与最小值，而相对传输延迟则是需要找一个基准线，对比它来进行对比的一个概念。

答：我们在设计完成以后，都需要对一组传输的总线进行时序等长，在做时序等长的时候，分为绝对传输延迟与相对传输延迟。绝对传输延迟，顾名思义，信号传输在PCB设计中都是有一个走线的长度，我们通过设置这个信号线传输的最大值与最小值，来实现等长的方法，就称之为绝对传输延迟。一般情况下如果信号是从一个点传输到另一个点，中间没有任何的串阻、串容，这个绝对传输延迟的方法还是非常有效而却直观的。具体在PCB中设置绝对传输延迟的方法如下所示：