No data
写文章
发视频
提问题
传文档
电子设计讲堂 专家精讲课程 知识传授指导
前沿电子资讯 电子技术干货 经验知识总结
设计问答汇总 在线答疑解惑 达人倾囊相授
专业行业文档 知识类目清晰 要点一键下载
阻抗计算神器 多层板阻抗 凡亿层压结构
PCB设计指南 EDA设计指南 封装设计指南
Symbol下载 PCB封装下载 3D模型下载
凡亿Skill工具 敷铜脚本插件 快速添加差分
技术题库汇总 如何谈薪资 常见面试技巧
优质电子公司 专业人才简历 高薪一键触达
凡亿是国内领先的电子研发和技术培训提供商,是国家认定的高新技术企业。以“凡亿电路”“凡亿教育”作为双品牌战略,目前近110万电子会员,技术储备为社会持续输送7万余人高级工程师,服务了1万多中小型企业合作伙伴。
答:沿绝缘表面测得的两个导电零部件之间,在不同的使用情况下,由于导体周围的绝缘材料被电极化,导致绝缘材料呈现带电现象,此带电区的半径即为爬电间距。爬的意思,可以看做一个蚂蚁从一个带电体走到另一个带电体的必须经过最短的路程,就是爬电距离。电气间隙,是一个带翅膀的蚂蚁,飞的最短距离。
答:差分传输是一种信号传输的技术,区别于传统的一根信号线一根地线的做法,差分传输在这两根线上都传输信号,这两个信号的振幅相等,相位相反。在这两根线上传输的信号就是差分信号。差分信号是用一个数值来表示两个物理量之间的差异。差分信号又称差模信号,是相对共模信号而言的。我们用一个方法对差分信号做一下比喻,差分信号就好比是跷跷板上的两个人,当一个人被跷上去的时候,另一个人被跷下来了 - 但是他们的平均位置是不变的。继续跷跷板的类推,正值可以表示左边的人比右边的人高,而负值表示右边的人比左边的人高。0 表
PCB设计中晶体的π型滤波应该怎么设计?答:在晶体的电路设计中一般都采用π型滤波来进行设计,原理图设计部分如图1-41所示,后期我们在进行PCB布局布线的时候,要注意以下几点:布局整体紧凑,一般放置在主控的同一侧,靠近主控IC,尽量不要靠近板边;布局是尽量使电容分支要短,目的是为了减小寄生电容;晶振电路一般采用π型滤波形式,放置在晶振的前面;晶体和晶振的布局要注意远离大功率的元器件、散热器等发热的器件。其原理图设计部分如图1-41所示。 图1-41 晶体π型滤波电路示意图其PCB设计部
答:我们通常所说的π型滤波,指的是π型滤波电路,如图1-40所示,L1、C1、C2共同构成的典型的LC的滤波回路,其中电感L1可以用电阻来进行替换。 图1-40 π型滤波电路示意图
答:第一,3W原则,在PCB设计中很容易体现,保证走线与走线的中心间距为3倍的线宽即可,如走线的线宽为6mil,那么为了满足3W原则,在Allegro设置线到线的规则为12mil即可,软件中的间距是计算边到边的间距,如图1-38所示. 图1-38 PCB中3W原则示意图第二,20H原则,在PCB设计的时候,为了体现20H原则,我们一般在平面层分割的时候,将电源层比地层内缩1mm就可以了。然后在1mm的内缩带打上屏蔽地过孔,150mil一个,如图1-39所示。 图1
答:20H原则是指电源层相对地层内缩20H的距离,H表示电源层与地层的距离。当然也是为抑制边缘辐射效应。在板的边缘会向外辐射电磁干扰。将电源层内缩,使得电场只在接地层的范围内传导,有效的提高了EMC。若内缩20H则可以将70%的电场限制在接地边沿内;内缩100H则可以将98%的电场限制在内。我们要求地平面大于电源或信号层,这样有利于防止对外辐射干扰和屏蔽外界对自身的干扰,一般情况下在PCB设计的时候把电源层比地层内缩1mm基本上就可以满足20H的原则。
答:为了信号走线的质量,不产生串扰,我们保持信号走线与信号走线之间的间距为3倍线宽,这个间距指的是走线的中心到中心的间距,因为我们的线宽英文是width,所以这个规则我们通常就叫做3W原则。当我们的走线的中心间距不少于3倍线宽时,可以保证70%的线间电场不互相干扰,如果信号需要达到98%的线间电场不互相干扰,可以使用10W规则。3W原则是一种设计者无须其他设计技术就可以遵守PCB布局的原则。但这种设计方法占用了很多面积,可能会使布线更加困难。使用3W原则的基本出发点是使走线间的耦合最小。这种原则
答:在常规条件下,铜箔的厚度与线宽、线距的关系如图1-36与图1-37所示: 图1-36 铜箔厚度与常规走线线宽、线距示意图 图1-37 铜箔厚度与蛇形线线宽、线距示意图
答:铜箔其实是一种阴质性电解材料。铜箔是沉淀于电路板基底层上的一层薄的、连续的金属箔。铜箔作为一种PCB的导电体,容易粘合于绝缘层,接受印刷保护层,腐蚀后形成电路图样。铜箔具有低表面氧气特性,可以附着与各种不同基材,如金属,绝缘材料等,拥有较宽的温度使用范围。主要应用于电磁屏蔽及抗静电,将导电铜箔置于衬底面,结合金属基材,具有优良的导通性,并提供电磁屏蔽的效果。铜箔的按照不同的方式分类如下:按厚度可以分为厚铜箔(大于70μm)、常规厚度铜箔(大于18μm而小于70μm)、薄铜箔(大于12μm而小
答:1)BGA器件与外围其它器件保持至少间距3mm,有空间的情况下做到5mm;2)QFN、QFP、PLCC、SOP器件之间保持间距2.5mm;3)QFP、SOP器件与Chip、SOT器件之间保持间距1mm;4)QFN、PLCC器件与Chip、SOT器件之间保持间距2mm;5)PLCC表面贴脚座与其它元器件之间保持间距3mm;6)插件器件正面(不需要焊接的面)与其它元器件保持间距1.5mm;7)插件器件背面(焊接面与)其它元器件保持间距3mm,最好插件器件里面不要放置贴片的元器件,返修非常困难;8
答:指将空气或氮气加热到足够高的温度后吹向已经贴好元件的线路板,让元件两侧的焊料融化后与主板粘结,实现表面贴装元器件与PCB焊盘的连接。这种工艺的优势是温度易于控制,焊接过程中还能避免氧化,制造成本也更容易控制。波峰焊,就是将熔化的焊料,经过专用的设备喷流成设计要求的焊料波峰,使预先装有电子元器件的PCB板通过焊料波峰,实现元器件与PCB焊盘的连接。回流焊与波峰焊的区别如下:l 回流焊工艺是通过重新熔化预先分配到印制板焊盘上的膏状软钎焊料,实现表面组装元器件焊端或引脚与印制板焊盘之间机
答:SMT是Surface Mount Technology的缩写,是表面组装技术,是目前电子组装行业里最流行的的一种技术和工艺,是一种无需在印制板上钻插装孔,直接将表面组装元器件贴、焊到印制电路板表面规定位置上的电路装联技术。表面组装技术,就是用一定的工具,将表面组装元器件引脚对准预先涂覆了粘剂和锡膏的焊盘图形上,把表面组装元器件贴装到PCB表面上,然后经过波峰焊或者是回流焊,使得表面组装元器件和电路之间建立可靠的机械与电气连接。SMD是Surface Mounted Devices的缩写,是
答:在PCB板上条件如图1-39所示的Mark点应该注意以下几点:l 没有拼版的单板,应该在单板内部加Mark点,至少有三个Mark点,呈L型分布;l 对于拼板的PCB板卡来说,每个单板上可以不添加Mark点,Mark点加在工艺边上即可;l TOP面跟Bottom面都有贴片元器件的情况下,两面都需要添加Mark点;l 单板上所添加的Mark点的中心点距离板边的距离尽量保证至少3mm;l 为了保证印刷和贴片的识别效果,Mark点范围内尽量没有焊盘、
常见的拼版设计有V-CUT、桥连、桥连邮票孔这几种方式。拼板的设计的好处有如下几点:l 满足生产的需求,有些PCB太小,不满足做夹具的要求,所以需要拼在一起进行生产;l 提高成本利用率,针对于异形的PCB板卡,拼板可以更高效率的利用PCB板面积,减小浪费,提高成本的利用率;l 提高SMT焊接效率,只需要过一次SMT即可完成多块PCB的焊接。 什么叫做V-CUT?V-CUT是一种拼板的方式,指的是将几类外形规则的PCB板或者相同类型的PCB板拼在一起加工,然
答:一般情况下,我们推荐位号字符在与阻焊不干涉的情况下,推荐位号字符与SMD焊盘、插装焊接孔、测试点、Mark点至少保证6mil的间距,位号字符之间部分重合是可以的,任何位号字符由于重叠导致的无法辨认必须进行调整。位号字符的方向设定,一般推荐在正视的情况下,位号字符的排列是从左到右,从上到下的,如图1-30所示,TOP面与Bottom面的位号字符排列。 图1-30 TOP面与Bottom面的位号字符排列示意图
发文章
零基础电子设计:等离子体基础及应用介绍
最小最便宜的Micropython物联网开发板
Altium Designer 21 先睹为快 AD21新功能介绍
《STM32F103C8T6零基础入门教程》(第二阶段)
电子设计:串口通信还可以这样理解?
cadence allegro功能面板的介绍
2024-11-07 14:09
2024-10-31 14:33
2024-10-17 11:01
2024-09-12 17:41
2023-08-21 16:30:02
2023-08-26 13:52:07
2023-08-26 13:52:41
2023-08-26 13:52:59
2023-08-27 22:52:59
2023-08-30 15:55:42
2023-09-09 14:36:37
2023-09-09 15:31:00
2023-09-09 15:41:33
2023-09-09 16:37:29
2023-09-09 16:38:54
我要投稿
技术文章
视频教程
百问百答
下载APP
在线客服