时序电路-凡亿课堂

电子产业一站式赋能平台

找到 “时序电路” 相关内容条

全部
- 全部
- 一周内
- 一月内
- 三月内
默认排序
- 默认
- 按最新

文章

探究数字电路：RS触发器是什么？

对于数字电路，人们更为熟悉的是逻辑运算门电路，但对于时序电路却鲜为人知，它们的区别在于：前者在某一时刻的输出状态只取决于当时的输入状态；而后者的输出状态不仅与当时的输入有关，还取决于电路原来的状态，其中之一是RS触发器。1、基本RS触发器如

3850 0 0

触发器数字电路RS触发器

文章

电子工程师如何设计同步时序电路？

一般来说，很多工程设计都是通过同步时序电路来完成整个系统的设计，由于时钟的特点，时钟在同步电路设计中具有非常重要的作用。目前在电路设计中常见的是种类型主要分为全局时钟、内部逻辑时钟和门控时钟。1、全局时钟全局时钟即同步时钟，它是通过FPGA

1203 0 0

同步时序电路时钟数字电路

文章

数字电路中的亚稳态是什么？

小白在设计数字电路，如同步/异步时序电路时常常会碰到毛刺或者亚稳态的问题，但很多小白对亚稳态问题措手不及，经常搞错电路导致系统崩溃，所以本文将归纳总结，分析数字电路中的亚稳态。在同步电路或异步电路中，如果触发器的setup时间或hold时间

1821 0 0

数字电路亚稳态同步电路

文章

如何解决异步时钟域数据同步的问题？

同步时序电路和异步时序电路是数字电路的重要内容，也是小白学习数字电路时重点学习的电路设计课程之一，但如果我们遇见异步时钟域数据同步问题，我们该怎么办？处理跨时钟域问题的核心在于要保证下级时钟对上级数据采样的setup时间或hold时间满足要

2766 0 0

数字电路时序电路时钟

文章

FPGA指南：如何实现同步时序电路的延时？

小伙伴们在学习FPGA时，最怕遇到同步时序电路设计，然而作为FPGA主要电路，同步时序电路试验频率居高不下，所以今天讲讲一些技巧，如如何实现同步时序电路的延时？如何实现RAM/ROM/CAM？1、FPGA设计中如何实现同步时序电路的延时？首

3150 0 0

FPGA同步时序电路RAM

文章

MOS管常见的几种应用电路

一、开关和放大器MOS管最常见的电路可能就是开关和放大器。1. 开关电路G极作为普通开关控制MOS管。2. 放大电路让MOS管工作在放大区，具体仿真结果可在上节文章看到。二、时序电路中作为反相器使用下图示例电路中，芯片1正常工作时，PG端口高电平。如果芯片1、芯片2有时序要求，在芯片1正常工作后，使

676 0 0

MOS管应用电路