信号干扰层出不穷，到底该从哪里根治？

做过硬件设计的工程师，大概都遇到过这种场景：电路板回来测试，芯片工作正常，但通信信号莫名其妙出现误码；示波器一抓，波形上全是毛刺和振铃，怎么滤波都压不下去。

其实这些问题的根源，往往不是器件本身坏了，而是信号干扰在作祟。处理不好就是产品EMC认证过不了；处理好了就是稳稳当当、一次通关。

那么问题来了：信号干扰到底该从哪里根治？

一、信号干扰的三大来源

按传播路径分，干扰主要来自三个方面：

1、传导干扰

传导干扰是最直接的——干扰信号通过导体传递进来。最典型的就是电源线上的噪声：开关电源的开关频率谐波顺着电源网络跑到电路板上，把模拟前端的小信号叠加得一塌糊涂。

解决思路：在干扰源和敏感电路之间把路堵死。用滤波器、磁珠、电容组合，把噪声泄放到地平面。

2、辐射干扰

高频信号通过空间向外辐射电磁能量。天线是最明显的辐射源，但千万别以为只有无线发射模块才会辐射——任何高速信号边沿都是潜在的发射天线。

说起来，辐射干扰的根源是回路面积太大。信号和回流路径构成了一个小天线，回路面积越大，辐射效率越高。控制辐射干扰的核心，就是尽量减小信号回路面积。

3、耦合干扰

耦合是电路板上最常见也最容易被忽视的干扰方式，主要有三种：

共阻抗耦合：两个电路共享同一段导体时，一个电路的电流变化会在公共阻抗上产生电压降，影响另一个电路。

容性耦合：相邻走线之间存在寄生电容，一根信号线上的电压变化会耦合到另一根线上。

感性耦合：电流变化产生的磁场会在附近的回路中感应出电压。

按我的经验，排查耦合干扰有个技巧：先关掉可疑的信号源，看干扰是否消失；如果干扰还在，顺着干扰信号的走向去找它和敏感网络的物理关系，往往能发现问题所在。

二、接地是根治干扰的第一步

很多人以为接地就是为了给电路提供一个0V参考点，其实接地更重要的作用是提供低阻抗的回流路径。一个设计良好的地平面，不仅能让信号有稳定的参考，还能把干扰噪声泄放掉。

1、单点接地 vs 多点接地

低频电路用单点接地——所有地连接到一个点，避免地环路引入干扰。高频电路用多点接地——芯片的接地引脚尽量短地连接到附近的地平面，让回流路径最短。

有意思的是，很多高速数字电路用的是多点接地，但工程师会把它设计成单点接地——把每个芯片的地引脚用一根长长的地线连到板边缘。这在100MHz以下可能没问题，但跑到200MHz、300MHz时，这根地线就成了电感，回路阻抗飙升。

2、地环路的危害

地环路是接地设计中一个很隐蔽的问题。当两个设备通过信号线互连，而接地又不是同一个点时，就形成了一个环路。周围的磁场在这个环路里感应出电流，变成噪声干扰。

说白了，地环路就像一根天线，专门接收磁场干扰。解决方法：一是采用单点接地，消除环路；二是用光耦、变压器、差分信号等技术做信号隔离。

3、分割地还是不分割

其实关键不在于分不分割，而在于分割之后怎么处理两个地之间的连接。如果分割后用一根长长的细线连接，那还不如不分割——这根线就成了公共阻抗。

正确做法是单点连接，用铁氧体磁珠或者0欧电阻连接两个地平面，而且这个连接点要选在模拟和数字电路交界的地方。磁珠在高频段呈现高阻抗，可以阻断高频噪声的耦合路径。

三、电源完整性设计

电源完整性（PI）和信号完整性（SI）是PCB设计中最核心的两个问题。电源噪声是最主要的传导干扰源之一。

1、去耦电容怎么摆才有效

去耦电容的核心作用是提供芯片切换状态时所需的瞬态电流。芯片内部晶体管翻转时，电流需求会在极短时间内剧增，如果这个电流全部从远处的电源供给，路径上的电感会导致电压跌落。

摆放原则：越近越好，尽量短粗。电容的电源和地引脚到芯片电源引脚的距离，要控制在50mil以内；走线宽度要宽，减少寄生电感。有人会把电容放得很远，然后用一堆过孔绕来绕去，这种做法等于没放。

不同容值的电容配合使用效果更好。大电容储能多，但高频响应差；小电容高频响应好，但储能不够。一般会在芯片旁边放一个0.1uF的0402电容做高频去耦，再加一个10uF左右的电容做低频储能。

2、PDN阻抗设计

PDN（Power Delivery Network）阻抗是衡量电源设计质量的关键指标。芯片对电源噪声有一个容忍上限，超过这个上限就会出错。PDN阻抗设计的目标是：在芯片工作频率范围内，让电源网络的总阻抗低于芯片的允许阻抗。

对于大多数产品设计来说，把去耦电容放好、保证电源平面完整、芯片就近去耦，这几条做到位已经能解决80%的问题了。

四、布局布线的关键决策

PCB布局布线是EMC设计中最能体现工程师经验的环节。同样的原理图，不同的布局布线，效果可能差十万八千里。

1、信号回流路径

这是最容易出问题的地方。很多新手布线时只看信号线的走向，完全忽略了回流路径。但实际上，高速信号的回流是紧贴着信号线正下方的地平面走的。如果信号线下方的地平面被挖空，回流就必须绕道，环路面积急剧增大，辐射和抗扰能力都会变差。

有高速信号走过的层，下面一层最好有完整的地平面。

2、跨分割的危害

跨分割就是信号线从一块铜皮跨越到另一块铜皮，而这两块铜皮之间没有直接的电气连接，必须通过过孔绕回来。这个过程会让回流路径变长，引入额外的电感。

跨分割对高速信号是致命的。跨分割之后特性阻抗会突变，产生反射，导致波形过冲和振铃。对于时钟线、DDR数据线这类关键信号，更要严禁跨分割。

按我的经验，如果确实无法避免跨分割，可以在信号跨分割处放置一个缝合电容，给高频回流提供一条低阻抗的捷径，减少环路面积。

3、关键信号的包地处理

对于特别敏感或特别关键的信号，比如时钟线、差分对、模拟小信号等，包地是一个有效的保护手段。在信号线两侧放置地线，可以减少与其他信号的耦合串扰，给信号提供就近的回流路径。

包地线要每隔四分之一波长打一个接地过孔，让包地线和主地平面充分连接，否则包地反而会形成寄生谐振腔，引来新的问题。

五、屏蔽与滤波

当布局布线已经把能做的都做了，但干扰问题还是解决不了的时候，就需要祭出屏蔽和滤波这两件大招了。

1、什么时候用屏蔽罩

屏蔽罩的作用是阻止干扰辐射出去，或者阻止外部干扰进来。适合使用屏蔽罩的场景包括：无线模块的发射电路、敏感的模拟前端、时钟振荡器电路等。

屏蔽罩一定要接地，而且要接好。不接地的屏蔽罩不仅没效果，还会像一个天线一样把干扰接收进来。

2、滤波电容和磁珠的选用

电容主要滤除高频噪声，利用电容的阻抗特性——频率越高，阻抗越低，把噪声泄放到地。但电容有自谐振频率，超过了之后反而呈现感性。

磁珠主要阻断高频信号通路，对低频信号几乎没影响。在电源线上串联磁珠，可以阻止高频噪声顺着电源网络传播。

3、接口防护

对外接口是外部干扰进入产品的必经之路，也是最容易出EMC问题的位置。设计良好的接口电路，可以在干扰进入板内之前就把它干掉。

常见的接口防护方案是三级防护：第一级用气体放电管或TVS管做粗保护；第二级用TVS管做精细保护；第三级用共模滤波器做末端屏障。

六、从系统角度做EMC设计

说到底，EMC设计不是一个事后补救的工作，而应该是从项目一开始就规划好的事情。很多人都是在产品认证测试没过之后才想起来补救，这时候改硬件成本高、周期长，还不一定能改好。

真正的EMC设计应该是前期的。在原理图设计阶段，就要规划好分区：哪些是敏感电路，哪些是噪声源，它们应该放在什么位置、怎么隔离。在布局阶段，关键信号怎么走，电源和地平面怎么分配，都要提前想清楚。

说起来，EMC设计是一个系统工程，需要硬件、结构、电源、Layout多个环节协同配合。这也是为什么很多公司会把EMC设计做成流程规范，从项目立项开始就同步推进。

说到底，干扰问题，预防胜于治疗。在设计阶段多花一分精力调试，到测试认证阶段就能少花十分力气补救。

关于凡亿教育

凡亿教育，是国内领先的电子设计硬件教育培训平台，以"让电子设计更简单"为使命。深耕电子硬件教育培训十余年，开设硬件开发、高速PCB设计、嵌入式系统、射频EMC、电路仿真等实战课程，涵盖AD、Allegro、PADS等主流工具。累计培养120万+工程师，出版30余本专业教材，自主研发"凡亿课堂"年服务学员50万+。采用双师2V1教学模式，培训效率极高，学员就业率98%，九成实现涨薪。作为国家高新技术企业、专精特新企业，凡亿教育致力于打造"电子工程师梦工厂"，帮助每一位电子人快速成长、顺利就业。