0
收藏
微博
微信
复制链接

史珊-第三次作业-百兆网口模块的pcb设计

2023-09-28 14:45
661

时钟信号需要包地处理

image.png差分等长误差控制在+-5milimage.png

rx和tx都需要等长处理需要建立等长组

image.png


登录后查看更多
0
评论 0
收藏
侵权举报
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。

热门评论0

相关文章

PCB Layout

哥只是个传说,不要迷恋哥!

开班信息