微博

微信

复制链接

电子产业一站式赋能平台

史珊-第三次作业-百兆网口模块的pcb设计

PCB Layout

2023-09-28 14:45

838

时钟信号需要包地处理

差分等长误差控制在+-5mil

rx和tx都需要等长处理需要建立等长组

登录后查看更多

侵权举报

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。

上一篇 华秋DFM新功能丨可焊性检查再次升级，抢先体验！ 下一篇 深圳华秋电子有限公司与共熵服务中心缔结战略合作伙伴关系

Allegro 17.2如何直接更新元件封装？

想必很多从事电子设计的小伙伴，都有这样的经历：有些时候原理图和PCB设计是由不同的工程师负责，然后偶尔需要在没有原理图的情况下直接对PCB作品进行操作，如更新元件封装等操作，这种环节不仅费时费力，效率贼慢，所以有没有一种方法直接可以更新元件

电路之家

2023-10-10 15:58

浏览数1064

Allaegro-弟子计划-刘用华的DDR3-FLY BY 的pcb的设计作业

电源反馈信号要从最后一个器件连线，过孔要打到最后一个器件后方焊盘出线避免从长边出线布线保持3w间距规则以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.ta

PCB百晓通

2024-01-19 15:21

浏览数888

【Allegro封装库设计50问解析】第27问 PCB封装的原点在做封装设计时有哪些要求呢？

答：在制作封装时，原点不是随意设置的，一般可按以下几点设置原点的位置：首先，具有规则外形的器件封装图形的原点设置在封装的几何中心。其次，插装器件（除连接器外）的原点设计在第一管脚。最后，连接器器件的原点设计参照下列两种类型设计：Ø 有安装定位孔的连接器设计在定位孔中线上的中心,无安装定位孔连接器设计在器件的第一个引脚，以保证连接器管脚和布线落于通用布线网格上。Ø 表面安装连接器原点应设置为连接器的几何中心。

电路之家

2021-02-23 15:15

浏览数2711

allegro自动添加测试点

cadence allegro Allow test directly on pad：允许测试点在焊盘上，允许时将自动替换已有的过孔。Allow test directly on trace：允许测试点在信号线上，允许时测试点可以直接在信号线上。Allow pin escape insertion：允许从引脚上自动引出测试点。Test unused pins：无网络引脚添加测试点。

电路之家

2020-06-09 10:35

浏览数6644

Orcad输出的第一方网表文件如何导入到Allegro软件中？

现在市面上用的最多的是，Orcad软件绘制原理图，Allegro软件绘制PCB版图。我们现在讲解一下怎么使用Orcad软件将绘制好的原理图，输出第一方的网表，然后将第一方的网表导入到Allegro软件中，具体操作如下：第一步，选中原理图根目录，执行菜单命令Tools-Create Netlist，创建网表，如图6-26所示； 图6-26  使用Orcad软件创建第一方网表示意图第二步，执行上述命令之后，会弹出如图6-27所示的界面，在此界面中选择PCB Editor，进行第一

电路之家

2020-06-17 14:14

浏览数2906