扫码关注
- 全部
- 默认排序
BGA内的电源并未处理，注意要么铺铜要么在电源层进行分割：注意看下U1-U16的地址控制时钟需要组内满足误差 ，还存在报错 ，重新组内等长：U16-U17的地址控制时钟注意对内的等长误差，还存在报错：数据线内也存在等长误差报错：数据线之间满
晶振走内差分需要再优化一下2.跨接器件旁边尽量多打地过孔，分割间距最少11.5mm，有器件的地方可以不满足3.网口差分信号需要进行对内等长，误差5mil4.变压器所有层需要挖空处理5.反馈信号要从最后一个输出滤波电容后面取样6.注意数据线之
电感所在层下面要挖空跨接器件旁边尽量多打地过孔，分割间距最少1.5mm，有器件的地方可以不满足差分要对内等长误差不超过5mil485这里应该在电阻这里打孔换层回来。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班
跨接器件旁边要尽量多打地过孔，地分割间距最少1.5mm2.网口差分要进行对内等长，误差5mil3.模拟信号走线需要加粗4.地网络要就近打孔，回流到地平面5.反馈信号压迫从电容后面取样，走线要加粗6.注意数据线之间等长需要满足3W规则7.等长
RK3588 VDD_LOGIC电源PCB设计1、VDD_LOGIC的覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽，路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚路径都足够。2、如图1所示，原理
跨接器件旁要多打地过孔，间距分割要满足2mm，有器件的地方可以不满足2.注意差分换层要在旁边打上回流地过孔3.存在多处开路4.焊盘出现不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊5.确认一下此处是否满足载流6.RX，TX等长存在
1、VDD_NPU的覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽，路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。2、VDD_NPU的电源在外围换层时，要尽可能的多打电源过孔（7个以
RK3588 VDD_CPU_LIT电源PCB设计1、VDD_CPU_LIT覆铜宽度需满足芯片电流需求，连接到芯片电源管脚的覆铜足够宽，路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。2、VDD_C
RK3588 VCC_DDR电源PCB设计1、VCC_DDR覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽，路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。2、VCC_DDR的电源在外
走线离板边太近，线路过近在生产的时候容易导致线路断裂影响电路功能2.晶振走内差分需要再进行一下优化3.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊4.地分割间距要满足1.5mm，有器件的地方可以不满足5.4层板不需要用埋
