扫码关注
随着微电子技术的发展，IC设计已成为电子工程师的日常设计工作之一，越来越多的电子工程师开始面对以IC设计为主的项目，所以今天将挑选四个常见的IC设计项目中可能出现的问题，希望对小伙伴们有所帮助。
1、IC设计中同步复位和异步复位的区别
同步复位在时钟沿变化时，完成复位动作。
异步复位不管时钟，只要复位信号满足条件，就完成复位动作。异步复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系不确定，也可能出现亚稳态。
2、MOORE与MEALY状态机的特征？
Moore状态机的输出仅与当前状态值有关，且只在时钟边沿到来时才会有状态变化。
Mealy状态机的输出不仅与当前状态值有关，且与当前输入值有关。
3、多时域设计中，如何处理信号跨时域？
不同的时钟域之间信号通信时需要进行同步处理，这样可以防止新时钟域中第一级触发器的亚稳态信号对下级逻辑造成影响。
信号跨时钟域同步：当单个信号跨时钟域时，可以采用两级触发器来同步；数据或地址总线跨时钟域时可以采用异步FIFO来实现时钟同步；第三种方法是采用握手信号。
4、静态/动态时序模拟的优缺点
静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误。它不需要输入向量就能穷尽所有的路径，且运行速度快，占用内存较少，不仅可以对芯片设计进行全面的时序功能检查，而且还可以利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中。
动态时序模拟就是通常的仿真，因为不可能产生完备的测试向量，覆盖门级网表中的每一条路径，因此在动态时序分析中无法暴露一些路径上可能存在的时序问题。
![电子设计：CGD100开发板介绍及测试[零基础学FPGA设计-理解硬件编程思想]](https://api.fanyedu.com/uploads/image/35/df720271c31d5d52a9cd876737f984.png)
