扫码关注
说起来这个坑，当年把我坑惨了。那时候做一块12层的服务器主板，主芯片下方的电源层被结构件挤了，没办法只能在电源层挖了个大洞让位。结果调试的时候，电源纹波怎么测都不对，折腾了快两周才找到原因。
其实很多硬件工程师在做PCB的时候，对电源层完整性都没太当回事。反正铜皮够宽就行，挖个洞怕什么？直到纹波超标、芯片莫名其妙死机，才开始回头查。
01.
为什么大家喜欢在电源层挖洞？电源层挖洞的原因其实挺多的，很多时候也是迫不得已。最常见的就是过孔密集的地方，几十个过孔打下来，铜皮被分割得七零八落，自动布线的时候DXP就会偷偷给你挖个洞。
另一个常见原因是结构件让位。散热器底座、螺丝孔、连接器引脚，这些东西经常会和电源层打架。结构工程师说"这个位置必须空出来"，硬件工程师没办法，只能在电源层上开个槽或者挖个洞。
电源层挖洞破坏电流回流通路示意图
还有就是多电源域分割。一块板子上3.3V、1.8V、1.2V、0.9V好几个电源，每个都要一片独立的铜皮。分割线画来画去，一不小心就把关键芯片下方的铜皮给割了。
02.
挖个洞而已，危害到底有多大？很多人觉得，不就是少了点铜皮吗？总电流路径又没断。这个想法真是大错特错。记住一个基本概念：高频电流走的不是电阻最小的路径，而是电感最小的路径。
什么意思呢？芯片工作的时候，瞬态电流会紧紧贴着芯片正下方的电源层和地层之间流动。因为这里的回路面积最小，电感最低。你要是在芯片正下方挖了个洞，电流就得绕着走，回路面积一下就变大了。
电源层挖洞会在特定频率产生明显的阻抗尖峰
回路面积变大的直接后果就是PDN阻抗飙升。尤其是在某些特定频率点，会出现非常明显的阻抗尖峰。PDN阻抗上去了，同样的瞬态电流下，电压波动自然就变大了——也就是纹波变大。
03.
真实案例：纹波从20mV飙到45mV我当年那个服务器主板的案子，最初测试的时候，CPU核心电压纹波测出来45mV，远远超过规格书要求的25mV上限。各种换电容、调反馈参数，折腾了快两周，纹波就是下不来。
后来有个老工程师提醒我去看看电源层。我把光绘文件调出来一看，CPU正下方的Vcc层，被散热器的螺丝柱挖了一个12mm×8mm的大洞！正好挡在电流的主要回路上。
实测对比：挖洞前20mV vs 挖洞后45mV
当时没办法，只能飞线临时补了几片铜箔上去。你猜怎么着？纹波直接降到了22mV，完美符合规格。后来改版的时候把螺丝孔挪了位置，电源层完整了，纹波稳定在18mV左右。
💡 按我的经验: 芯片正下方10mm范围内的电源层，能不挖洞就绝对不要挖。真的迫不得已要挖，也要尽量小，尽量往边上挪，别挡在电流主路径上。
04.
正确做法：电源层完整性优先做板的时候，电源层完整性应该放在和信号完整性同等重要的位置。布局之前先和结构工程师沟通好，哪些位置有螺丝柱、有凸起，提前把禁布区划出来，关键芯片尽量避开这些区域。
过孔密集的BGA区域，尽量用十字连接或者热焊盘，不要一下子把铜皮全割没了。自动布线完了一定要检查电源层，看看哪些地方铜皮被切得太碎，手动补一补。
电源层分割的时候也有讲究。分割线尽量简单，不要绕来绕去。最重要的一点：分割线绝对不能横跨关键芯片的正下方。不然电流从一个域跳到另一个域，回路面积会大得离谱。
最后说一句，电源层完整性这种东西，平时看不见摸不着，出事了就是大问题。多花半小时检查一下分层，总比板子做回来调试半个月强。做硬件就是这样，细节决定成败。
凡亿教育 — 国内领先的电子设计硬件教育培训平台，累计培养120万+工程师，学员就业率98%
📌 想系统学习电源完整性和多层板设计的话，凡亿教育的这些课可以看看：
• PCB全能旗舰弟子班（2026版） — 高速PCB+大功率PCB全覆盖，包含高速接口设计、电源设计、SI/PI仿真分析
• 5G手机主板16层PCB高阶设计1对1实战培训 — 包含电源完整性PI分析、PDN仿真、电源平面优化
• 凡亿2V1双师PCB弟子计划 — 多层板设计、电源设计、EMC处理与SI/PI仿真分析
