扫码关注
1、LMK04368MPAPTEP 是一款适用于航天应用、支持 JEDEC JESD204B/C 的高性能时钟调节器。
PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B/C 转换器或其他逻辑器件（使用器件和 SYSREF 时钟）。SYSREF 可以通过直流和交流耦合提供。14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出（不限于 JESD204B/C 应用）。
应用
• 军用雷达
• 电子对抗战
• 数据转换器时钟
• 无线基础设施
产品属性
类型：时钟调节器
PLL：是
输入：HCSL，LVCMOS，LVDS，LVPECL
输出：CML，HSDS，LCPECL，LVCMOS，LVDS，LVPECL
电路数：1
比率 - 输入:输出：4:15
差分 - 输入:输出：是/是
频率 - 最大值：3.255GHz
分频器/倍频器：是/无
电压 - 供电：3.135V ~ 3.465V
工作温度：-55°C ~ 125°C（TA）
安装类型：表面贴装型
封装/外壳：64-TQFP 裸露焊盘
供应商器件封装：64-HTQFP（10x10）
2、LMK5B33216RGCR 是一款高性能网络同步器和抖动清除器，具有小于 5ns 的计时精度（D 类），旨在满足基于以太网的网络应用的严格要求。
该网络同步器集成了三个 DPLL，可通过可编程环路带宽提供无中断切换和抖动衰减功能，无需外部环路滤波器，更大限度地提升了灵活性和易用性。每个 DPLL 相位将配对的 APLL 锁定到基准输入。
特性
• 基于 BAW VCO 的超低抖动以太网时钟
– 频率为 312.5MHz 时 RMS 抖动典型值为 42fs/最大值为 60fs
– 频率为 156.25MHz 时 RMS 抖动典型值为 47fs/最大值为 65fs
• 3 个高性能数字锁相环 (DPLL) 与模拟锁相环(APLL) 配对
– 可编程 DPLL 环路带宽范围为 1mHz 至 4kHz
– DCO 频率调节步长 < 1ppt
• 2 个差分或单端 DPLL 输入
– 1Hz (1PPS) 至 800MHz 输入频率
– 数字保持和无中断切换
• 16 个采用可编程 HSDS/LVPECL、LVDS 和 HSCL输出格式的差分输出
– 当配置 6 个 LVCMOS 频率输出时，最多总共20 个频率输出
– 支持可编程摆幅和共模的 1Hz (1PPS) 至1250MHz 输出频率
– 符合 PCIe 第 1 代到第 6 代标准
• I2C 或 3 线/4 线 SPI 接口
应用
• 有线网络
– 数据中心间/内部互连
– 计时卡
– 线路卡
– 固定卡（披萨盒）
• SyncE (G.8262)、SONET/SDH（Stratum 3/3E、G.813、GR-1244、GR-253）、IEEE 1588 PTP 辅助时钟
• 56G/112G PAM-4 串行器/解串器的抖动消除、漂移衰减和基准时钟生成
• 100G-800G 数据中心交换机、核心路由器、边缘路由器、WLAN
• 数据中心和企业级计算
– 智能网络接口卡 (NIC)
• 光传输网络 (OTN G.709)
• 宽带固定线路接入
• 工业
– 测试和测量
– 医疗成像
注：本文部分内容与图片来源于网络，版权归原作者所有。如有侵权，请联系删除！
![电子设计：时域处理知识小结 [学以致用系列课程之数字信号处理]](https://api.fanyedu.com/uploads/image/fe/99e439f4b2c8deac5efb272581d4db.png)
