0

0

收藏

微博

微信

复制链接

电子产业一站式赋能平台

90天全能特训班22期-曾定宏-Allegro-第二次作业 RJ45网口模块的PCB设计

2024-03-27 10:59

1417

大GND铜皮没有网络，导致多处孤岛铜皮

靠近管脚放置，走线或铺铜直接连接到引脚不要接到电源层

rx、tx分别建立等长组控100mil误差等长

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

如需了解PCB特训班课程可以访问链接或扫码联系助教：

https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169

登录后查看更多

特训班评审报告

0

评论 0

收藏

侵权举报

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。

上一篇 AD+冯定文+第四次作业+百兆网口模作业评审 下一篇 台湾专家：中国半导体产业要很久才能自成体系

热门评论0

相关文章

AD菜单命令放置下面IEEE符号的含义是什么？

AD菜单命令放置下面IEEE符号的含义是什么？

AD菜单命令放置下面IEEE符号的含义是什么？

AD菜单命令放置下面IEEE符号的含义是什么？

AD里面的IEEE符号通常用来表示元件的某个引脚的输入或者输出的属性，便于分析电路图。如图1所示图1

凡亿教育刘老师

2022-01-11 17:12

浏览数3321

90天全能特训班17期AD-黄玉章-PMU-作业评审

90天全能特训班17期AD-黄玉章-PMU-作业评审

90天全能特训班17期AD-黄玉章-PMU-作业评审

90天全能特训班17期AD-黄玉章-PMU-作业评审

电感所在层内部需要挖空处理2.走线未连接到焊盘中心3.pcb上还存在网络未进行连接4.铺铜尽量包裹住焊盘，容易造成开路5.注意过孔不要上焊盘6.过孔离存在多余的线头以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班

2023-02-20 15:35

浏览数1798

AD19 差分走线出现网格

AD19 差分走线出现网格

AD19 差分走线出现网格

AD19 差分走线出现网格

AD19 差分走线出现网格

2020-08-29 14:13

浏览数5400

AD-全能20期-黄玉章-AD-达芬奇作业修改

AD-全能20期-黄玉章-AD-达芬奇作业修改

AD-全能20期-黄玉章-AD-达芬奇作业修改

AD-全能20期-黄玉章-AD-达芬奇作业修改

走线并未完全连接，要连接到焊盘中心：注意铜皮尽量钝角，不要直角：铺了铜皮连接，里面就不用走线了：注意电源模块对应的GND过孔也是打在最后一个输出电容的管脚后面：注意下布局，电源模块布局走线优先于主干道，布局布线优先级最高，路径尽量短：电感内

电子技术天花板

2023-09-25 16:45

浏览数1808

z同学-第三次作业-PMU模块的布局布线评审

z同学-第三次作业-PMU模块的布局布线评审

z同学-第三次作业-PMU模块的布局布线评审

z同学-第三次作业-PMU模块的布局布线评审

这些地方开路了没有连接这里过孔没有和铜皮进行连接，铺铜要选这一项散热焊盘上打的过孔需要双面开窗芯片管脚出线最粗只能和焊盘同宽，拉出焊盘后在加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码

2023-02-15 10:59

浏览数2124

PCB百晓通

专注PCB教育五年

硬件设计 Altium 单片机全部

精彩课程

开班信息

设计指南

PCB设计指南

2023-08-21 16:30:02

Altium Designer

2023-08-26 13:52:07

Cadence Allegro

2023-08-26 13:52:41

2023-08-26 13:52:59

PCB封装指南

2023-08-27 22:52:59

嵌入式单片机指南

2023-08-30 15:55:42

2026-03-12 16:21:58

热门面试题

中间继电器的工作原理及作用详解

2023-09-09 14:36:37

请解释PCB（印刷电路板）是什么，并简述其工作原理

2023-09-09 15:31:00

不同等级的高速PCB工程师，薪资差距有多大？

2023-09-09 15:41:33

电话面试常见的8个错误

2023-09-09 16:37:29

技术岗位面试如何与HR谈薪

2023-09-09 16:38:54

热门推荐

上百兆总线上拉电阻，阻值和位置不对信号全变形 1 FPGA连DDR，T型还是Fly-by？ 2 高速数字：相邻层走线方向比间距更致命！ 3 PCIe 5.0损耗超标：换板材还是加Retimer？ 4 时钟信号跨分割层，时序抖动怎么控？ 5 信号干扰层出不穷，到底该从哪里根治？ 6 深耕 EMC 十年，总结 3 个让薪资翻倍的关键选择 7 电源去耦电容怎么摆？放错位置等于白加 8 简历上写"精通Vivado"，面试官问起时序约束就卡壳 9 小白提问：印制电路板如何做好布线设计？ 10 为什么芯片行业好的现场应用工程师一将难求?