扫码关注
- 全部
- 默认排序
板框绘制在机械层，不是走线层：过孔不仅打在器件焊盘上，并且还重叠了，设计好之后自己检查 下：上述一致原因：放置的过孔只有孔没有焊盘，不符合规范：焊盘尺寸是过孔孔径的 两倍正负2MIL。板上多处铜皮不是直角就是锐角或者是尖角，根本不符合规范，
反馈信号需要走线连接，并加粗处理2.模拟信号需要包地，走线加粗到12mil3.跨接器件旁边要多打过孔，间距最少2mm，有器件的地方可以不满足4.网口需要添加差分对按照差分间距走线，对内等长误差5mil5.存在间距报错，太近，后期容易造成短路
上篇《DCDC的Layout终极奥义》中，我举的BUCK的例子，给出了我自己的布局走线方式。然后有两位兄弟留言说，他们会将Buck输入滤波电容按照最近的方式放置，开关节点SW打孔走出去，也就是下面这两种方式的右边那种。 这两种方式最大的区别就是SW的处理不一样，我之前也有想过，不过我无法确定哪种方式
DDR3尽量采用菊花链形式，效果更加2.注意数据线之间等长需要满足3W间距规则3.注意VREF电源走线需要加粗到15mil以上，尽量不要有锐角以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码
电池走线需要加粗满足载流2.注意晶振下面不要走其他信号线，并包地处理3.走线可以在优化一下走线没有连接到过孔中心，存在开路此处不满足载流，电源输入尽量铺铜处理，电容先大后小摆放注意电源输出要从滤波电容后面，后期自己调整一下布局，注意线宽是否
多处器件未连接，造成多处开路报错等长绕线应尽量上下咬合绕线太乱，尽量到保持间距一致绕线整齐地址线等长不达要求，有电容的走线应建立xSignals整条走线进行等长时钟走线等长错误，应按下图示范等长以上评审报告来源于凡亿教育90天高速PCB特训
走线不要宽过焊盘，拉出焊盘后在加粗散热过孔背面要开窗处理这个线头要删掉这里检查一下是否满足载流以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao
输入电容电源和gnd走线应保持线宽一致变压器除差分外所有走线加粗到20mil以上变压器下方所有层铺铜挖空处理走线注意避免直角锐角时钟走线包地打孔处理过孔间应保持间距交错放置电源应从最后一个器件连接走线间距太近底层大铜皮没有网络，导致gnd网
跨接器件旁边要多打地过孔，间距要保证2mm，有器件的地方可以不满足2.差分需要做对内等长，误差5mil你这个也不是按照差分间距走的，而且对内等长只需要调整一根长度，不用两根一起调整，后期自己优化一下差分需要按照阻抗线距走线模拟信号走线加粗，
过孔不要上焊盘多处多余过孔只有一个层连接，造成天线报错焊盘不要从长边出线电源输出电路过孔打到最后一个电容后方多处电源走线没加粗，注意电源走线加粗晶振尽量缩短走线，打孔包地，走线尽量类似差分变压器除差分以外所有走线加粗到20mil以上变压器下
