扫码关注
- 全部
- 默认排序
差分线可以在优化一下2.晶振走内差分，且包地处理，并在地线上打过孔3.注意等长线之间需要满足3W4.网口除差分信号外，其他的都需要加粗到20mil5.存在一处开路报错以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训
个别器件注意整体对齐：注意等长线之间需要满足3W间距原则：没满足的都自己优化下。数据线组内也需要满足3W：差分对内等长误差为5MIL：其他的没什么问题。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问
网口差分需要进行对内等长，误差5mil2.注意差分走线要注意耦合3.注意等长线之间需要满足3W规则4.等长存在误差报错5.地网络进行就近打孔，连接到地层，缩短回流路劲6.顶层BGA里面的铜尽量挖掉7.电感所在层内部需要挖空处理以上评审报告来
器件尽量整体中心对齐：等长线的gap大于等于3W：地址数据等长误差没什么问题 ，都在误差范围内：其他的基本没什么问题，完成得还可以。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：
网口除差分信号外其他的都需要加粗到20mi2.跨接器件两端需要多打地过孔3.晶振信号需要包地处理，下面尽量不要放置器件存在DRC报错注意等长线之间需要满足3W规则电源注意线宽尽量保持一致，满足载流以上评审报告来源于凡亿教育90天高速PCB特
DDR3 2片：电感内部挖空处理。注意电源铺铜不要出现这种瓶颈处：等长线注意要保证3W间距，去调整出来：数据线需要满足等长误差，还存在报错：数据线也要满足3W间距自己注意走线跟过孔的间距规则：分割带尽量大于20MIL：以上评审报告来源于凡亿
晶振底部不要走线：电源反馈信号8-12mil即可：直接可以顶层连接，无需在扇孔：上述一致原因：可以直接连接地线打孔包地：电路地与机壳地至少满足2MM间距：等长线满足3W原则：还存在等长报错：还存在两处开路报错：以上评审报告来源于凡亿教育90
此处这里的信号直接走线包地处理就可以了：机壳地与电源地之间至少满足2MM间距：跨接器件两边多放置点地过孔：电感的每一层都需要挖空：铜皮不要尖角：电源 模块的反馈信号注意连接：这个反馈信号连接有误，要连接到最后输出的电容管脚上：等长线之间尽量
晶振需要走内差分，包地处理2.注意焊盘出现规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊3.时钟信号尽量单根包地处理4.存在多处drc5.等长线之间需要满足3W间距6.变压器需要挖空所有层
差分线对内等长凸起高度不能超过线距的两倍2.等长线之间尽量要满足3W规则，后期自己调整一下走线间距3.电源走线路径要尽量短，后期自己优化一下走线路径4.左右声道尽量单根包地5.差分走线要尽量耦合出线，后期自己调整一下地过孔6.注意天线部分挖
