扫码关注
- 全部
- 默认排序
等长线是为了减少信号相对延时，常用在高速存储器的地址和数据线上，简单来说：等长线的作用，就是让信号传输的速度一致。在pads软件中只能在routet里面才能建立匹配长度的网络组，并进行等长的工作。
1.Altium Designer将需要做等长的线组成一个类：在Design-Classes中，右键Net Classes弹出菜单中，选择Add Class，为新New Class命名（Rename Class），加入需要的Net。
1.电源输入的滤波电容应该靠近输入管脚放置2.【问题分析】：注意等长线之间需要满足3W规则3.【问题分析】：USB需要进行等内等长处理，等长误差为5mil4.此处是用菊花链的方式进行等长，建议使用创建焊盘对组进行分段等长（U1-U2,U2-
晶振下面尽量不要走线2.线宽突变，确认一下具体线宽，尽量保持统一3.电源输入的滤波电容应该靠近输入管脚（4脚）放置4.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍5.注意等长线之间需要满足3W规则6.走线尽量不要有直角，此处需要优
确认一下此处是否满足载流，自己加宽一下铜皮2.注意等长线需要满足3W规则3.注意器件摆放不要干涉1脚标识以上评审报告来源于凡亿教育邮件公益作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.c
注意等长线需要满足3W规则2.此处铜皮可以在加宽一些，尽量加大载流能力3.电感所在炒年糕的内部需要挖空处理4.其他没什么问题以上评审报告来源于凡亿教育邮件公益作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://ite
跨接器件旁边尽量多打地过孔2.此处为电源网络，线宽需要加粗3.确认一下此处是否满足载流，线宽尽量一致4.晶振下面不要走线5.差差分之外，其他的信号都需要加粗到20mil6.器件摆放不要挡住1脚标识7.注意等长线之间需要满足3W规则，与时钟信
器件摆放太近，建议2mm2.晶振尽量靠近芯片摆放，走内差分，并包地处理3.注意TX,RX等长线之间需要满足3W规则4.TX整组包地少一根TXD35.电源信号可以在电源层处理6.此处差分走线需要优化一下7.变压器除产信号外，其他的都需要加粗到
差分线处理不当，锯齿状等长不能超过线距的两倍pcb上还存在很多一样的问题，自己对应修改一下2.等长线之间需要满足3W规则3.此处出现载流瓶颈4.焊盘出线不规范5.电感所在层的内部需要挖空处理6.注意铜皮尽量不要任意角度，建议45度7.过孔不
全站最新内容推荐
- 1加码技术，打破困境，PSPice电路仿真助你解锁职场新高度！
- 2简谈稳压二极管和普通二极管的区别
- 3贴片元件如何拆卸及焊接？
- 4盘点电子工程师必须了解的21个电路
- 5英伟达GB300芯片受阻，存在过热问题
- 6WARELEO李增原创H04课程大纲的安排课程中内容及工具及课程的重点学习办法的讲解
- 7WARELEO李增原创H03根据自己的关注知识点和所需要的知识来选择需要的图书包邮递
- 8WARELEO李增原创H02理工男生李老师的介绍从51单片机驱动到FPGA到仿真设计之路
- 9WARELEO李增原创H01信号电源完整性设计与HFSS射频天线设计仿真验证研修课程主题
- 10WARELEO李增：反射仿真的信号观察办法及时域串扰的仿真设置及观察技巧
