扫码关注
- 全部
- 默认排序
走线注意保持3w间距c+c-v+v-，所接电容属于升压电容，走线注意加粗到10mil及以上差分换层在旁边打回流地过孔SD模块数据线整组包地打孔处理地网络焊盘就近打孔晶振打孔包地走线尽量避免直角锐角焊盘避免从长边、四角出线以上评审报告来源于凡
焊盘出线需要优化一下2.铜皮需要优化一下，尽量不要直角，建议45度3.差分走线需要耦合，后期自己调整一下4.差分对内等长误差5mil所有差分对都要注意一下5.负片层需要指定网络进行连接6.差分走线需要按照阻抗线宽线距进行走线，避免发生阻抗突
差分线对内等长误差5mil，同一组差分误差5mil规则要分开进行设置，后期自己处理一下2.焊盘出线不要走直角3.差分对内等长尽量在不耦合处进行等长4.注意器件摆放不要超出板框5.差分走线要耦合走，后期自己优化一下6.后期自己在地平面铺铜，把
走线在焊盘中，走线宽度不要超过焊盘，可以拉出后在加粗铺铜不要有直角电感下面不要走线以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/i
等长存在误差报错2.注意地址线之间等长也需要满足3W规则3.尺寸走线需要优化一下，尽量不要走直角4.地址线等长存在误差报错后期自己调整一下时钟差分信号中高端匹配电阻应该靠近T点放置等长可以在优化一下，满足3W的前提尽量紧凑一些，提高空间利用
此处电源网络底层已经铺铜连接，顶层无需再进行铺铜，并且走线宽度完全满足不了载流；建议顶层能铺铜的就尽量一层布线不用到底层铺铜连接：铺铜注意不要直角以及尖岬角，尽量都钝角，板上多处铜皮类似情况，自己优化：器件布局注意中心对齐，调整下：上述一致
要求单点接地，一路dcdc的gnd网络都到芯片下方打孔，芯片下方需要多打孔散热存在飞线没连接，有两个焊盘没有连通这里是dcdc主输出路径，电流大，需要铺铜加宽载流相邻电路的大电感应朝不同方向垂直放置铺铜走线注意尽量避免直角以上评审报告来源于
板上多出报开路报错，自己检查是否连接完全，没处理的处理下，完全还没完成：此处是电源铜皮上面打的地过孔：电源网络完全没有连接：铜皮多处也是直角以及尖岬角，注意规范都用钝角：布局倒是没什么问题，就是布线，注意重新完善下布线再上传：电感内部只要挖
电源也没连接，地也没连接，信号也没连接：建议设计完成之后再把文件提交评审。注意铜皮尽量不要直角，尽量钝角铺铜：存在类似问题的都自己优化下。电源输入部分的器件靠近IC输入管脚布局，不要太远，整个路径都是要尽量短的：器件建议整体中心对齐：走线不
注意地址线之间等长需要满足3W间距规则2.差分对内等长凸起高度不能超过线距的两倍蛇形走线需要优化，等长尽量使用钝角，不要用圆弧或者直角，走线能拉直尽量拉直差分对内等长需要优化，原则哪里不耦合就在哪里绕等长走线到焊盘间距太近，后期容易造成短路
