等长存在误差报错
2.注意地址线之间等长也需要满足3W规则
3.尺寸走线需要优化一下,尽量不要走直角
4.地址线等长存在误差报错
后期自己调整一下
时钟差分信号中高端匹配电阻应该靠近T点放置
等长可以在优化一下,满足3W的前提尽量紧凑一些,提高空间利用率
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:
等长存在误差报错
2.注意地址线之间等长也需要满足3W规则
3.尺寸走线需要优化一下,尽量不要走直角
4.地址线等长存在误差报错
后期自己调整一下
时钟差分信号中高端匹配电阻应该靠近T点放置
等长可以在优化一下,满足3W的前提尽量紧凑一些,提高空间利用率
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教: