找到 “特训班” 相关内容 条
  • 全部
  • 默认排序

反馈信号需要走线连接,并加粗处理2.模拟信号需要包地,走线加粗到12mil3.跨接器件旁边要多打过孔,间距最少2mm,有器件的地方可以不满足4.网口需要添加差分对按照差分间距走线,对内等长误差5mil5.存在间距报错,太近,后期容易造成短路

90天全能特训班22期 AD-陈英扬-达芬奇

DDR3尽量采用菊花链形式,效果更加2.注意数据线之间等长需要满足3W间距规则3.注意VREF电源走线需要加粗到15mil以上,尽量不要有锐角以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码

90天全能特训班21期 AD -喜之郎-4DDR

电池走线需要加粗满足载流2.注意晶振下面不要走其他信号线,并包地处理3.走线可以在优化一下走线没有连接到过孔中心,存在开路此处不满足载流,电源输入尽量铺铜处理,电容先大后小摆放注意电源输出要从滤波电容后面,后期自己调整一下布局,注意线宽是否

90天全能特训班 22期AD-冯定文-STM32

多处器件未连接,造成多处开路报错等长绕线应尽量上下咬合绕线太乱,尽量到保持间距一致绕线整齐地址线等长不达要求,有电容的走线应建立xSignals整条走线进行等长时钟走线等长错误,应按下图示范等长以上评审报告来源于凡亿教育90天高速PCB特训

90天全能特训班23期-杨杨 20 常用存储器设计-1片SDRAM的PCB设计

走线不要宽过焊盘,拉出焊盘后在加粗散热过孔背面要开窗处理这个线头要删掉这里检查一下是否满足载流以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao

421 0 0
PCB Layout 2024-07-05 17:52:40
静+第二次作业上次+PMU模块设计作业评审

输入电容电源和gnd走线应保持线宽一致变压器除差分外所有走线加粗到20mil以上变压器下方所有层铺铜挖空处理走线注意避免直角锐角时钟走线包地打孔处理过孔间应保持间距交错放置电源应从最后一个器件连接走线间距太近底层大铜皮没有网络,导致gnd网

90天全能特训班23期-qiu+第七次作业+百兆网口

跨接器件旁边要多打地过孔,间距要保证2mm,有器件的地方可以不满足2.差分需要做对内等长,误差5mil你这个也不是按照差分间距走的,而且对内等长只需要调整一根长度,不用两根一起调整,后期自己优化一下差分需要按照阻抗线距走线模拟信号走线加粗,

90天全能特训班22期AD-冯定文-达芬奇

差分对内等长误差大于5mil两个地间距除跨接器件处外要大于1.5mm时钟需要包地过孔盘粘一起了调整一下以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.ta

435 0 0
PCB Layout 2024-07-15 17:47:54
【optimist】第七次作业——网口设计(千兆、百兆)作业评审

过孔不要上焊盘多处多余过孔只有一个层连接,造成天线报错焊盘不要从长边出线电源输出电路过孔打到最后一个电容后方多处电源走线没加粗,注意电源走线加粗晶振尽量缩短走线,打孔包地,走线尽量类似差分变压器除差分以外所有走线加粗到20mil以上变压器下

90天全能特训班22期-焦彦芸-最后一次作业-4层DM642达芬奇板的PCB设计

下方电路多余铜皮修掉尽量单点接地,把gnd焊盘连接到一起只在芯片下方打孔器件布局太乱,相邻器件朝一个方向放置中心对齐反馈信号走线8-10mil就可以 电路主输出路径加大载流,这里铜皮加宽以上评审报告来源于凡亿教育90天高速PCB特训班作业评

454 0 0
90天全能特训班24期-陈-第二次作业-DC-DC模块设计