- 全部
- 默认排序
器件摆放太近,建议2mm2.晶振尽量靠近芯片摆放,走内差分,并包地处理3.注意TX,RX等长线之间需要满足3W规则4.TX整组包地少一根TXD35.电源信号可以在电源层处理6.此处差分走线需要优化一下7.变压器除产信号外,其他的都需要加粗到
尽量不要在其他信号线下串过尽量包地包到焊盘旁边焊盘出线尽量耦合,接到焊盘旁边打孔,建议都走底层不改变线宽到焊盘旁边打孔。4.类差分形式,中间不要有长细条铜皮5.左右声道信号线走类差分,间距保持一致6.左右声道信号线要完整包地处理。以上评审报
数据线等长存在报错2.走线尽量不要走直角,建议钝角3.此处走线需要优化一下4.走线未连接到过孔中心,存在开路5.此处出线载流瓶颈,自己加宽铜皮6.注意过孔不要上焊盘7.地和电源都需要加粗8.地就近打孔,缩短回流路劲9.差分出线要尽量耦合10
晶振需要报地处理,并打上地过孔2.SD卡的数据线需要进行等长,误差300mil3.电池的电源信号需要加粗满足载流4.差分包地尽量包全,并在上面打上地过孔5.电源走线线宽尽量一致以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解
差分对内等长误差5mil2.晶振需要包地处理3.SD卡信号线需要等长处理,误差300mil4.滤波电容靠近管脚放置,保证一个管脚一个以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:
前期为了满足各项设计的要求,通常会设置很多约束规则,当一个PCB设计完成之后,通常要进行DRC。DRC就是检查设计是否满足所设置的规则。一个完整的PCB设计必须经过各项连接性规则检查,常见的检查包括开路及短路的检查,更加严格的还有差分对、阻
晶振需要走内差分形式2.测试点不要放在过孔上面3.差分对内等长误差为5mil4.走线未完全连接,存在开路5.走线不要从小器件中间穿,后期维修容易造成短路
差分线处理不当,锯齿状等长不能超过线距的两倍pcb上还存在很多一样的问题,自己对应修改一下2.等长线之间需要满足3W规则3.此处出现载流瓶颈4.焊盘出线不规范5.电感所在层的内部需要挖空处理6.注意铜皮尽量不要任意角度,建议45度7.过孔不
电感所在层的内部需要挖空处理2.差分线处理不当,锯齿状等长不能超过线距的两倍3.走线未连接到过孔中心,存在开路4.VREF的线宽需要加粗到15mil以上5.焊盘需要开窗处理6.器件干涉7.此处出线载流瓶颈,自己加宽一下铜皮以上评审报告来源于
1.多处焊盘出线问题,焊盘中心出线至外部才能拐线处理。2.过孔没有网络3.焊盘出线尽量耦合、长度相等,存在多处相同问题。4.差分等长拱起处间距要在一倍间距到两倍间距之间。差分没有做对内等长差分走线不耦合需要加宽的走线宽度不一致多处存在开路过