找到 “中间” 相关内容 条
  • 全部
  • 默认排序

电感所在层的中间需要挖空处理2.反馈线走10mil即可3.过孔需要开窗处理,然后底层需要开窗进行扇热4.注意铜皮需要优化一下5.相同网络的铜皮和走线没有连接上,后期自己更改一下铜皮属性设置以上评审报告来源于凡亿教育90天高速PCB特训班作业

90天全能特训班19期 AD -文镜皓 -DCDC

注意电感当前层内部挖空处理: 后期优化修改下。输入输出对应的GND如果做单点接地,连接在一起在中间的IC焊盘上打上地过孔即可: 反馈信号走8-10mil即可,不是电源信号: 电源连接的输入打孔数量跟GND对应上: 其他的没什么问题。

全能19期-Allegro-三岁-第一次作业-DCDC模块的PCB设计

反馈需要从最后一个电容后面取样进行连接,走一根10mil的线2.存在多处开路3.电感所在层需要挖空处理4.散热焊盘中间要打孔进行回流,过孔要开窗,最好在阻焊层画铜皮进行开窗增加扇热5.器件摆放尽量中心对齐以上评审报告来源于凡亿教育90天高速

90天全能特训班19期 allegro -THE -DCDC

配置电阻电容注意布局可以向下向上放置,中间腾出空间优先放置主干道上的器件:主干道上的器件布局优先级最高。建议吧静态铜皮转换为动态铜皮,设计基本放置动态铜皮:反馈信号走个8-12mil即可:注意器件丝印最好调整下,不要重叠了:注意同焊盘网络连

全能19期-Allegro-新荷-第一次作业-DCDC模块的PCB设计

配置电阻电容可以向上或者向下布局,空出中间空间有限主干道布局:主干道;路径尽量短,可以优化下布局。反馈信号走8-12MIL即可:其他的没啥问题了。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或

全能19期-Allegro-陈成—第1次作业-2路DCDC模块的设计

电感所在层的内部需要挖空处理2.走线未连接到焊盘中心。存在开路3.铺铜时尽量把焊盘包住,避免造成开路4.注意电感底部不要放置器件以及走线,需要重新优化下底层的布局以及布线:5.走线不要从小电阻电容中间穿,后期容易造成短路,自己优化一下走线路

90天全能特训班19期 AD - lr-PMU

电感中间挖空后要选中铜皮重铺才可以2.注意过孔不要上焊盘3.存在开路,后期自己优化一下走线4.滤波电容靠近管脚放置,优先放置,注意出线载流瓶颈,加宽铜皮5.注意电感底部不要放置器件以及走线,需要重新优化下底层的布局以及布线:6.器件干涉7.

90天全能特训班19期 AD - 张冰-PMU

晶振走内差分需要再优化一下2.地分割间距最少1mm,建议2mm,有器件的地方可以不满足3.反馈信号走线需要加粗4.电感中间挖空就不要有铜皮5.输出打孔要打在电容后面6.注意过孔尽量盖油,不要上焊盘以上评审报告来源于凡亿教育90天高速PCB特

90天全能特训班17期 AD - 李天昊-达芬奇

芯片中间的散热焊盘两面都需要开窗过孔不要打在焊盘上,调整一下走线不要从电阻中间穿过电容靠近管脚放置跨接器件旁边尽量多打地过孔,间距最少1.5mm,有器件的地方可以不满足,其他地方尽量满足tx和rx之间尽量用一根20mil的地线分割开来以上评

600 0 0
PCB Layout 2023-07-04 19:10:44
全能19期 朱腾——第三次作业{2}——千兆网口作业评审

1.485信号需要走内差分处理,后期自己调整一下布局,然后重新走线2.晶振优先布局,走线路劲要尽量短3.晶振注意电容摆放顺序,先经过电容,在到晶振4.差分出线要耦合,走线尽量不要走小器件中间,容易造成短路5.差分对内等长处理不当,锯齿状等长

90天全能特训班18期 AD - iYUN-达芬奇