0

0

收藏

微博

微信

复制链接

电子产业一站式赋能平台

90天全能特训班17期 AD - 李天昊-达芬奇

2023-07-04 14:57

3102

晶振走内差分需要再优化一下

2.地分割间距最少1mm，建议2mm，有器件的地方可以不满足

3.反馈信号走线需要加粗

4.电感中间挖空就不要有铜皮

5.输出打孔要打在电容后面

6.注意过孔尽量盖油，不要上焊盘

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

如需了解PCB特训班课程可以访问链接或扫码联系助教：

https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169

登录后查看更多

AD特训班评审报告

0

评论 0

收藏

侵权举报

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。

上一篇 加强半导体优势，中国商务部出杀手锏！ 下一篇 全能19期-常密生-第二次作业-PMU

热门评论0

相关文章

AD 19选中一个网络如何调节其外界PCB亮度显示？

AD 19选中一个网络如何调节其外界PCB亮度显示？

AD 19选中一个网络如何调节其外界PCB亮度显示？

AD 19选中一个网络如何调节其外界PCB亮度显示？

PCB界面突然变得很暗，不知道自己是按了些什么按键，也不知道怎么才能把亮度调回之前的亮度。

2020-08-07 09:21

浏览数1.29w

90天全能特训班1期AD-杨帆-达芬奇作业评审

90天全能特训班1期AD-杨帆-达芬奇作业评审

90天全能特训班1期AD-杨帆-达芬奇作业评审

90天全能特训班1期AD-杨帆-达芬奇作业评审

VGA的模拟信号需要加粗2.数据线等长需要满足3W规则3.地址线也需要满足3W规则4.挖空电感所在层即可5.变压器除差分之外其他的信号都需要加粗20mil6.外壳地和GND的间距最少需要20mil7.网口差分需要进行对等长，误差为5mil8

2023-02-13 16:36

浏览数2374

怎么从AD原理图中导出元件库？

怎么从AD原理图中导出元件库？

怎么从AD原理图中导出元件库？

怎么从AD原理图中导出元件库？

元件库是原理图设计的第一步，先创建了元件库我们再将元件放置到原理图上去进行原理图设计。那如果我没有元件库只有原理图，想要利用原理图进行元件库的创建又需要怎么办呢？即就是我们说的AD原理图导出元件库如何进行操作？

2020-08-05 09:16

浏览数1.52w

AD如何快速进行规则挖槽？

AD如何快速进行规则挖槽？

AD如何快速进行规则挖槽？

AD如何快速进行规则挖槽？

挖槽就是在设计PCB上进行挖孔处理，规则的挖槽有长方形，正方形，圆形或者异形挖槽。

2020-07-10 13:54

浏览数1.25w

90天全能特训班21期 -AD-二维的-USB3.0

90天全能特训班21期 -AD-二维的-USB3.0

90天全能特训班21期 -AD-二维的-USB3.0

90天全能特训班21期 -AD-二维的-USB3.0

差分对内等长凸起高度不能超过线距的两倍2.焊盘出现可以在优化一下3.焊盘出现不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊4.打孔要打在ESD器件前面5.差分出线要尽量耦合，后期自己调整一下6. 器件摆放尽量中心对齐处理7.

2024-01-24 15:10

浏览数1511

PCB鬼才

pcb行业大佬

硬件设计 Altium 单片机全部

精彩课程

开班信息

设计指南

PCB设计指南

2023-08-21 16:30:02

Altium Designer

2023-08-26 13:52:07

Cadence Allegro

2023-08-26 13:52:41

2023-08-26 13:52:59

PCB封装指南

2023-08-27 22:52:59

嵌入式单片机指南

2023-08-30 15:55:42

2026-03-12 16:21:58

热门面试题

中间继电器的工作原理及作用详解

2023-09-09 14:36:37

请解释PCB（印刷电路板）是什么，并简述其工作原理

2023-09-09 15:31:00

不同等级的高速PCB工程师，薪资差距有多大？

2023-09-09 15:41:33

电话面试常见的8个错误

2023-09-09 16:37:29

技术岗位面试如何与HR谈薪

2023-09-09 16:38:54

热门推荐

上百兆总线上拉电阻，阻值和位置不对信号全变形 1 FPGA连DDR，T型还是Fly-by？ 2 高速数字：相邻层走线方向比间距更致命！ 3 PCIe 5.0损耗超标：换板材还是加Retimer？ 4 时钟信号跨分割层，时序抖动怎么控？ 5 信号干扰层出不穷，到底该从哪里根治？ 6 深耕 EMC 十年，总结 3 个让薪资翻倍的关键选择 7 电源去耦电容怎么摆？放错位置等于白加 8 简历上写"精通Vivado"，面试官问起时序约束就卡壳 9 原理图跨文件连接束线的使用 10 电容老化一般会出现哪些特征？