扫码关注
- 全部
- 默认排序
MachXO3 FPGA 系列是最小、成本最低的 I/O 可编程平台，旨在扩展系统功能并使用并行和串行 I/O 桥接新兴的连接接口。 MachX03 简化了新兴连接接口 MIPI、PCIe 和 GbE 的实施，例如通过将先进的小尺寸封装与片
目前微电子技术已发展到SOC阶段，即集成系统阶段，相对于集成电路（IC）的设计思想有着革命性的变化。FPGA自然也不例外，但有很多小白不太清楚基于FPGA芯片的SOC开发流程，所以本文将回答这个问题。1、基于FPGA的SOC设计方法目前，由
FPGA的时序分析及时序约束一直以来是小白难以搞懂的知识点，经常劝退不少小白，尤其是其中的偏移约束，所以本文将重点谈谈偏移约束。偏移约束属于基本时序约束，规定了外部时钟和数据输入输出引脚之间的相对时序关系，智能用于端口信号，不能应用于内部信
时序性能是FPGA设计最重要的技术指标之一，在项目设计中很多人经常会遇见时序性能差的现象，但不知道该如何解决。造成时序性能差的根本原因有很多1、布局太差如图所示：该图是布局太差的时序报告示意图，其中附加的周围约束为3nm，实际周期为3.02
随着微电子技术的不断发展，FPGA和ASIC的性能也变得越来越优越，也开始被广泛应用在电子电路与系统的开发和调试阶段，这也促使了FPGA的配置电路模式发展。FPGA配置方式灵活多样，根据芯片是否能够主动加载配置数据分为主模式、从模式及JTA
PlanAhead虽然很少被人广为所知，但作为FPGA项目的布局布线常用软件之一，重要性不亚于其它EDA软件，但由于很多小白对它不甚了解，所以本文将搜集平台信息，总结出PlanAhead的功能及使用方法。PlanAhead工具简化了综合与布
在FPGA设计时，我们总会遇到各种各样的设计难题，并发愁如何解决，所以小编将搜集网络上九个小白最头疼的FPGA设计问题，并进行回答，希望对小白有所帮助。1、如何控制XST插入buffer？①用buffer_type约束，具体使用方法在XST
说明LCMXO2-2000HC-4BG256C (MachXO2)可编程逻辑器件 (PLD) 由六个超低功耗、即时启动、非易失性 PLD 组成，可提供 256 至 6864 个查找表 (LUT) 的密度。此外，莱迪思半导体的 MachXO2
FPGA和CPLD都属于可编程逻辑器件，有着很多共同特点，但由于FPGA和CPLD的结构差异，所以它们的区别也很大，所以本文将详谈FPGA和CPLD的区别及联系。1、CPLD更适合完成各种算法和组合逻辑，FPGA更适合完成时序逻辑。换句话说
Xilinx（赛灵思）公司作为全球知名的FPGA厂商，自从创先开发FPGA，一直以来是FPGA企业的领先军，但很多人不知道Xilinx也是优秀的CPLD厂商，今天我们将盘点Xilinx两类CPLD系列产品，也就是XC9500系列和CoolR
全站最新内容推荐
- 1加码技术，打破困境，PSPice电路仿真助你解锁职场新高度！
- 2简谈稳压二极管和普通二极管的区别
- 3贴片元件如何拆卸及焊接？
- 4盘点电子工程师必须了解的21个电路
- 5英伟达GB300芯片受阻，存在过热问题
- 6WARELEO李增原创H04课程大纲的安排课程中内容及工具及课程的重点学习办法的讲解
- 7WARELEO李增原创H03根据自己的关注知识点和所需要的知识来选择需要的图书包邮递
- 8WARELEO李增原创H02理工男生李老师的介绍从51单片机驱动到FPGA到仿真设计之路
- 9WARELEO李增原创H01信号电源完整性设计与HFSS射频天线设计仿真验证研修课程主题
- 10WARELEO李增：反射仿真的信号观察办法及时域串扰的仿真设置及观察技巧
