扫码关注
- 全部
- 默认排序
Cadence Allegro16.6 两层stm32最小系统主板pcb视频教程，PCB设计全功能模块，进阶实战案例。STM32F103C8T6最小系统方案，原理图库+SCH+PCB库+Layout设计，双面板电源+地分割解析。
1.485需要走内差分2.差分对内等长误差5mil3.焊盘出现不规范，尽量从焊盘中心出线4.地分割间距要满足1mm，跨接器件旁边尽量多打地过孔5.电感所在层的内部需要挖空处理6.输出尽量铺铜处理，满足载流7.此处反馈线尽量打孔走底层8.走线
跨接器件旁边尽量多打过孔，地分割间距尽量1mm，有器件的地方不满足可以忽略2.差分对内等长误差5mil3.差分走线需要优化一下4.晶振走内差分，需要包地处理5.走线没有连接到焊盘中心，存在开路6.未创建RX和TX class，误差范围100
电感所在层测内部需要挖空处理2.地分割间距最少控制1mm以上，有跨接器件的地方不满足可以忽略，其他地方尽量一致3.除差分线外，其他的都需要加粗到20mil4.注意过孔尽量不要上焊盘5.注意等长线之间需要满足3W6.地址线也需要添加等长组进行
地分割间距最少保持1.5mm2.中间的热焊盘上尽量不要走线，后期自己更换一下走线路劲3.电源线宽尽量一致，满足载流4.走线没有连接到过孔中心，存在开路以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链
晶振走内差分需要再优化一下2.地分割间距最少满足1mm3.锯齿状等长不能超过线距的两倍4.网口除差分线外，其他的都需要加粗到20mil5.模拟信号尽量一字型布局6.电感所在层的内部需要挖空7.反馈需要从最后一个电容后面取样8.数据线和地址线
晶振走内差分需要再优化一下2.地分割间距最少1mm，建议2mm，有器件的地方可以不满足3.反馈信号走线需要加粗4.电感中间挖空就不要有铜皮5.输出打孔要打在电容后面6.注意过孔尽量盖油，不要上焊盘以上评审报告来源于凡亿教育90天高速PCB特
跨接器件旁边要尽量多打地过孔，地分割间距最少1.5mm2.网口差分要进行对内等长，误差5mil3.模拟信号走线需要加粗4.地网络要就近打孔，回流到地平面5.反馈信号压迫从电容后面取样，走线要加粗6.注意数据线之间等长需要满足3W规则7.等长
走线离板边太近，线路过近在生产的时候容易导致线路断裂影响电路功能2.晶振走内差分需要再进行一下优化3.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊4.地分割间距要满足1.5mm，有器件的地方可以不满足5.4层板不需要用埋
模拟信号要一字型布局，走线加粗处理4层板不用打埋盲孔，直接打通孔即可铜皮和走线选择一种即可，不用重复选择.地分割间距要满足1.5mm，，建议2mm，有器件的地方可以不满足晶振走类差分需要再优化一下变压器需要所有层挖空处理注意存在多处drc错
