扫码关注
找到 “制作封装” 相关内容 条
- 全部
- 默认排序
在LAYOUT中制作PCB封装时，在有很多管脚的情况，是怎么放置的。这个小视频操作讲解了在制作封装时有多个管脚的情况下，怎样的快捷放置焊盘方法。
4567 0 0
在logic软件当中制作CAE封装，对于管脚少的器件可以手动的输入管脚名称和编号，但对于一些管脚特别多的器件可以利用导入CSV文件的方式，一次性把管脚信息全部导入，节省了我们制作封装的时间。
3048 1 0
在PADS软件当中，制作封装时丝印边框无论是定义在走线层、丝印层、装配层，最后做出的板都是一样的，只要是2D线，就会自动识别为丝印，不必担心影响走线问题。
3566 0 0
在制作封装时，建议使用的封装字体可如下示。如果字体的太小了，生产会有困难并且可能丝印印出来不方便识别，字体过大需要很大的PCB板空间放置，不利于设计。
5249 0 0
根据器件规格书（Datasheet）制作封装时，一般做出来的封装焊盘管脚长度需要做适当的补偿，即适量地对器件原先的管脚加长一点，具体的补偿方法，是根据器件的管脚类型来补偿的
2659 1 0
全站最新内容推荐
- 1加码技术，打破困境，PSPice电路仿真助你解锁职场新高度！
- 2简谈稳压二极管和普通二极管的区别
- 3贴片元件如何拆卸及焊接？
- 4盘点电子工程师必须了解的21个电路
- 5英伟达GB300芯片受阻，存在过热问题
- 6WARELEO李增原创H04课程大纲的安排课程中内容及工具及课程的重点学习办法的讲解
- 7WARELEO李增原创H03根据自己的关注知识点和所需要的知识来选择需要的图书包邮递
- 8WARELEO李增原创H02理工男生李老师的介绍从51单片机驱动到FPGA到仿真设计之路
- 9WARELEO李增原创H01信号电源完整性设计与HFSS射频天线设计仿真验证研修课程主题
- 10WARELEO李增：反射仿真的信号观察办法及时域串扰的仿真设置及观察技巧
