扫码关注
纹波超标，换大电容没用，减小电感也没用。真正的罪魁祸首，往往藏在ESR这个参数里。
1、纹波的两大来源
DCDC输出纹波由两部分组成：电容充放电引起的电压波动，和ESR上的压降。
很多人只关注容值，却忽略了ESR产生的压降直接叠加在纹波上。公式很直接：Vripple_ESR = I_ripple × ESR。
当开关频率在几百kHz到几MHz时，ESR贡献的纹波往往占总纹波的60%以上。
2、ESR不是越低越好
这是最大的误区。ESR过低会导致环路增益裕量不足，系统振荡。
DCDC控制环路需要一定的ESR零点来补偿相位。ESR为零时，输出极点和零点重合，相位裕度急剧下降。
典型设计中，陶瓷电容ESR接近零，必须并联一个ESR在10mΩ至50mΩ的电解电容或钽电容，人为制造零点。
3、怎么选才对？
第一步，算出允许的最大ESR。根据纹波指标反推：ESR_max = Vripple_allowed / I_ripple。
第二步，看频率。100kHz以下选钽电容，ESR稳定在几十mΩ。100kHz以上选低ESR陶瓷电容，但必须配合电解电容做阻尼。
第三步，验证环路。用Bode图看相位裕度是否大于45度，增益裕度是否大于10dB。
本文凡亿教育原创文章，转载请注明来源！
![电子设计：数字逻辑电路基础知识回顾[零基础学FPGA设计-理解硬件编程思想]](https://api.fanyedu.com/uploads/image/d6/6631ce55ec5db0f7ae6624627d08cd.png)
