扫码关注
在数字电路设计中，毛刺是组合逻辑输出中常见的短暂无效脉冲，可能引发系统误动作。理解其产生机理并选择有效解决方案至关重要。
1、毛刺产生原因
毛刺源于组合逻辑中多路信号传输延迟差异。当输入信号同时变化时，不同路径的逻辑门延时导致输出电平跳变不同步，形成尖峰脉冲。例如，二进制计数器从"1111"跳变到"0000"时，多位信号同时翻转易产生毛刺。
2、“打拍”的局限性
“打拍”即通过寄存器在时钟边沿采样组合逻辑输出，利用寄存器对非时钟沿毛刺不敏感的特性过滤脉冲。该方法对非时钟沿附近的毛刺效果显著，但存在两大局限：
时钟沿毛刺无效：若毛刺出现在时钟有效沿附近，可能被寄存器采样导致输出仍含毛刺。
时序开销增加：寄存器引入单周期延迟，在多级电路中可能累积成显著时序问题。
3、综合解决方案
同步设计：采用全局时钟驱动，通过状态机控制数据传递时序，避免异步信号竞争。
编码优化：使用格雷码计数器替代二进制编码，减少多比特同时跳变。
路径平衡：通过调整逻辑门布局或插入缓冲器，使关键路径延迟一致，消除冒险条件。
本文凡亿教育原创文章，转载请注明来源！
