0

0

收藏

微博

微信

复制链接

电子产业一站式赋能平台

全能19期AD刘+第四次作业+USB2.0&3.0&type-C模块的PCB设计

2023-07-11 16:10

1802

差分对内误差需要控制在+-5mil

这组差分上面没包地

差分走线的时候要保持差分间距

整版铺一下铜

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

如需了解PCB特训班课程可以访问链接或扫码联系助教：

https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169

登录后查看更多

0

评论 0

收藏

侵权举报

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。

上一篇 全能19期-Allegro-Faker-第3次作业-百兆网口模块PCB布局 下一篇 90天全能特训班19期 AD - Tbabhs-百兆网口

热门评论0

相关文章

90天全能特训班18期AD -李阳 -千兆网口

90天全能特训班18期AD -李阳 -千兆网口

90天全能特训班18期AD -李阳 -千兆网口

90天全能特训班18期AD -李阳 -千兆网口

分割地尽量满足1mm，有器件的地方不满足可以忽略2.跨接器件旁边尽量多打地过孔3.差分线需要优化一下，尽量从焊盘拉出在走差分差分出线方式都需要再尽量优化一下4.晶振需要包地处理，晶振下面不要走线，不要放置器件5.焊盘出现不规范，焊盘中心出线

2023-04-24 16:13

浏览数3218

AD19ROOM的认识

AD19ROOM的认识

AD19ROOM的认识

AD19ROOM的认识

AD19ROOM的认识

2020-09-04 13:58

浏览数5473

AD绘制原理图时，对元器件某些属性隐藏或者显示应该怎么处理？

AD绘制原理图时，对元器件某些属性隐藏或者显示应该怎么处理？

AD绘制原理图时，对元器件某些属性隐藏或者显示应该怎么处理？

AD绘制原理图时，对元器件某些属性隐藏或者显示应该怎么处理？

在绘制原理图时，为了使原理图看起来更加简洁美观，对于像类似IC类型器件一般只显示位号，会隐藏其comment值，对于电容这类型器件，一般会隐藏器件的管脚号，那么在原理图中如何隐藏位号或者管脚号呢？

2020-10-09 14:34

浏览数1.54w

90天全能特训班18期AD-怡红公子-光口

90天全能特训班18期AD-怡红公子-光口

90天全能特训班18期AD-怡红公子-光口

90天全能特训班18期AD-怡红公子-光口

1.小的滤波电容应该靠近管脚放置2.所有层挖空处理，负片层需要单独放置一个铺铜挖空3.存在开路4.器件摆放尽量不要太近，建议最少1.5mm以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系

2023-05-17 17:49

浏览数2393

差分对等长越绕越偏？问题出在这三个地方

差分对等长越绕越偏？问题出在这三个地方

蛇形线绕了半天，DRC一跑还是红的，长度差反而越调越大。不是你手笨，是方法和规则没对上。根源一：基准线选错了很多人习惯拿最短的线去绕，结果绕完发现长线还是超差。正确做法是以组内最长的线为基准，只对短线做补偿。分段补偿效果最好：源端补50%，

2026-05-19 10:15

浏览数51

PCB Layout

哥只是个传说，不要迷恋哥！

硬件设计 Altium 单片机全部

精彩课程

开班信息

设计指南

PCB设计指南

2023-08-21 16:30:02

Altium Designer

2023-08-26 13:52:07

Cadence Allegro

2023-08-26 13:52:41

2023-08-26 13:52:59

PCB封装指南

2023-08-27 22:52:59

嵌入式单片机指南

2023-08-30 15:55:42

2026-03-12 16:21:58

热门面试题

中间继电器的工作原理及作用详解

2023-09-09 14:36:37

请解释PCB（印刷电路板）是什么，并简述其工作原理

2023-09-09 15:31:00

不同等级的高速PCB工程师，薪资差距有多大？

2023-09-09 15:41:33

电话面试常见的8个错误

2023-09-09 16:37:29

技术岗位面试如何与HR谈薪

2023-09-09 16:38:54

热门推荐

上百兆总线上拉电阻，阻值和位置不对信号全变形 1 FPGA连DDR，T型还是Fly-by？ 2 高速数字：相邻层走线方向比间距更致命！ 3 PCIe 5.0损耗超标：换板材还是加Retimer？ 4 时钟信号跨分割层，时序抖动怎么控？ 5 信号干扰层出不穷，到底该从哪里根治？ 6 深耕 EMC 十年，总结 3 个让薪资翻倍的关键选择 7 电源去耦电容怎么摆？放错位置等于白加 8 简历上写"精通Vivado"，面试官问起时序约束就卡壳 9 射频连接器如何做好射频抗干扰设计？ 10 【ORACD50问解析】第12问 orcad中这么创建电源、地的封装库？