扫码关注
电磁兼容（EMC）问题已成为当代电子系统及设备的首要解决的头号问题，很多电子工程师会选择配置去偶电容和旁路电容来抑制其电磁干扰（EMI）问题，那么问题来了，PCB电路该如何配置去耦电容以达到更好的抗EMI功能？
一般来说，为达到更好的抗EMI功能，PCB上常采用的去耦电容配置原则如下：
1、电源输入端跨接10-100uF的电解电容，而且电解电容应连接在PCB的集成电路端口，电解电容的地线与集成电路地线必须相连，地线与电源线平行走线。
2、原则上每个高频器件都应布置一个0.01uF的瓷片电容，如果遇到 PCB的空间不足，至少每4个到8个芯片布置一个1-10pF的但电容。
3、对于抗噪能力弱，或者关键部位的元器件，如 RAM，ROM等存储器件，应在芯片的电源线和地线之间接入去耦电容。
4、电容引线不能太长，尤其是高频旁路电容不能有引线。
5、在PCB上有接触器，断路器，按钮等元件时，操作时可能产生较大火花放电，必须采用RC电路来吸收放电电流。一般R取1-2k2，C取2.2-47uF。
6、由于CMOS集成电路芯片的输入阻抗很高，且容易受到感应，因此在使用时对于不使用的端口应该接地。
7、使用逻辑电路时尽量不用高速逻辑电路，如果电路板空间允许应在电源与地的接入点之间加去耦电容。
![电子设计：工程中的带通采样定理 [学以致用系列课程之数字信号处理]](https://api.fanyedu.com/uploads/image/8d/7cf32c2b7d6d9e85bef18595362eea.png)
