- 全部
- 默认排序
DDR3等长
一块DDR3的数据线,数据线的长度差在50mil内,是指所有的数据线都在同一个50mil误差内,还是LD和UD各自在50mil误差内?比如LD在1000mil~1050mil,UD在2000~2050mil内,这种布线可行吗?
4层核心板视频讲解flash地址线等长的时候,为什么A15-A19这几根线按照2800mil走,而不是参考A0-A14的长度,这样A0-19长度不一样,信号延时不是不相等吗?
等长里面等长延时:Actual Margin Length这3个长度跟实际测试NET总长不一样,这3个值到底是什么意思?
AD差分信号长度显示异常
大家好!请教个问题,我新建了XSIGNAL 类,选择了最长的一根线作为基准,规则里设置了这个类的线长都在这条线的±1mm,其他的线以它为目标绕等长,有什么办法可以清晰的看到长度绕够了呢,现在我绕等长的时候老是没有提示,绕一点要去看下左边框里
在高速设计中,基于时序的考虑通常要对信号做线长匹配。对于Allegro PCB设计者来说,我们在等长的时候经常会提到X-NET,利用X-NET功能我们能够很快的计算多点拓扑结构等长长度,并且还能够计算数据组等长误差,很是方便,但是我发现在给很多学员教学的过程中,很多人不清楚这个功能的使用,那么我们这次抽时间弄成一个专题来详细的给大家讲解一下。
2024年全国大学生电子大赛来啦!特训营+名师带学,手把手教你做电赛项目直播学习+答疑+实践挑战7月11日正式开始扫码报名免费参与活动介绍:2024年7月11日,凡亿教育开展第三届电赛特训营,本次直播题目是制作一个“同轴电缆长度与终端负载检

扫码关注















