扫码关注
- 全部
- 默认排序
走线需要优化一下2.差分出线要尽量耦合3.注意此处是否满足载流4.此处可以从焊盘角出线，尽量不要有直角5.时钟信号需要包地处理6.焊盘中心出线至外部才能拐线处理，避免生产出现虚焊7.差分需要进行对内等长，误差5mil8.PX和TX之间需要用
1、走线长度应包含过孔和封装焊盘的长度。2、布线角度优选135°角出线方式，任意角度出线会导致制版出现工艺问题。图1 PCB布线的角度3、布线避免直角或者锐角布线，导致转角位置线宽变化，阻抗变化，造成信号反射，如图2所示。图2 走线的锐角与
配置电阻电容可以稍微紧凑点：铜皮注意尽量不要直角锐角 ，可以优化下：其他的没什么问题了。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.co
器件干涉2.地网络就近打孔，缩短回流路劲3.差分对内等长凸起高度不能超过线距的两倍4.差分走要耦合，且满足差分间距要求5.注意走线不要有直角，后期自己优化一下6.VREF的线宽最少要加粗到15mil以上7.差分对内等长误差5mil8.反馈线
注意绕蛇形不要有直角2.差分线等长凸起高度不能超过线距的两倍3.存在多余的走线4.过孔不要上焊盘5.VREF的电源信号走线最少要加粗到15mil以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫
1.过孔上焊盘 2.多余过孔、线头造成天线报错 3.封装极性标识放置层错误 4.过孔应该打到最后一个电容后方，经过电容在连接到地铜5.晶振应走类查分形式 6.电源焊盘和铜皮连接处需要加宽 7、多处孤岛铜皮、尖岬铜皮、锐角、直角铜皮 8、需
1、要求单点接地，一路dcdc的地网络全部连接到芯片下方打孔接地 2、电感下方应该所有层挖空处理 3、铺铜避免直角锐角 4、电源接口应靠近板框一端伸出板框方便插拔 5、电源铜皮不够宽 6、底层未连接电源的多余过孔导致天线报错以上评审报告来源
注意此处扇孔可以直接打在走线中间，这样拉出去形成了直角：注意个别过孔的间距，不要割裂了铜皮：注意数据组跟地址控制时钟组之间用GND走线隔开：再有空间的情况下 ，自己处理下。等长注意GAP尽量大于等于3W长度：优化处理下。其他的等长误差没什么
1.底层没有铺地铜，导致多处地网路飞线没处理2.多处铺铜没有网络，多处飞线没有连接3.dcdc需要单点接地，地网络没有打孔，应在芯片下方打孔和大地铜连接4.电源没有连接，多处过孔没有网络5.地网络没有连接，6.铺铜、走线避免直角锐角7.走线
1.差分出焊盘后应就近耦合，尽量保持长度相等2.差分换层应该从过孔中间连出，旁边打上两个回流孔3. 走线多处锐角，应该避免锐角直角4.走线应该尽量短不要绕，时钟走线需要包地处理5.差分走线长距离不耦合6.走线直接连接就可以，删除多余走线7.
