扫码关注
- 全部
- 默认排序
数据线等长误差100mil，不是1000mil2.模拟信号需要加粗处理3.晶振下面不要走线4.模拟信号下面不要有别的信号线5.跨接器件旁边要多打地过孔没什么大问题，注意一些细节即可以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需
走线不要从电阻电容中间穿，后期容易造成短路，可以打孔走底层2.跨接器件旁边尽量多打地过孔3.数据线和地址线等长都需要满足3W4.电感下面尽量不要走线以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接
1SDRAM注意数据线等长存在报错2DDR注意差分出线呀尽量耦合2.差分线对内等长处理不当，锯齿状等长不能超过线距的两倍3.差分要设置对内等长误差5mil4.滤波电容尽量保证一个管脚一个，靠近管脚摆放5.注意电源管脚扇孔走线需要加粗以上评审
注意低脂线等长需要满足3W2.数据线之间等长也需要满足3W3.电感所在层的内部需要挖空4.VREF的电源走线需要加粗到15mil以上5.电容摆放尽量保证一个管脚一个，靠近管脚放置6.除了散热过孔，其他的都可以盖油处理以上评审报告来源于凡亿教
电源输出打孔要打在电容后面，反馈从最后一个电容后面取样2.差分出线要尽量耦合3.输入打孔要打在电容前面，先经过电容在进入管脚4.数据线需要满足3W规则，后期自己调整一下间距5.地址线也要满足3W6.电容尽量靠近管脚放置，以上评审报告来源于凡
晶振走内差分需要再优化一下2.地分割间距最少满足1mm3.锯齿状等长不能超过线距的两倍4.网口除差分线外，其他的都需要加粗到20mil5.模拟信号尽量一字型布局6.电感所在层的内部需要挖空7.反馈需要从最后一个电容后面取样8.数据线和地址线
数据线等长存在误差报错2.数据线与地址线之间的分割线上要打地过孔，建议150mil一个3.这几个信号也要加入地址线的类里面进行等长（就是片选，读写，行选，列选）4.注意器件摆放不要干涉5.地网络应该就近打孔，与第二层的地平面相连电源网络也同
信号线不满足3w间距数据线和地址线之间最好画一条加粗的gnd间隔开来以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.htm
数据线与地址线之间的分割线上需要打地过孔，建议150mil一个第4层数据线和地址线之间也需要添加一根地线分开2.等长存在误差报错3.有器件连接的网络要创建Xsignals进行等长4.注意电源需要再电源层处理一下，铺铜进行连接5.注意器件不要
GND跟电源网路都没有处理：地址线都有及个别的没有跟BGA内的扇孔连接：等长线的GAP尽量大于等于3W，不要太短了：数据线一组走线尽量紧凑点：看下是否存在间距报错:等长线之间要满足3W间距原则：上述一致问题，等长线GAP满足下3W长度：间距
