0
收藏
微博
微信
复制链接

AD-全能19期-宋文孝-第五次作业-SDRAM设计

2023-07-31 10:20
691

GND跟电源网路都没有处理:

image.png


地址线都有及个别的没有跟BGA内的扇孔连接:

image.png

image.png


等长线的GAP尽量大于等于3W,不要太短了:

image.png


数据线一组走线尽量紧凑点:

image.png


看下是否存在间距报错:

image.png


等长线之间要满足3W间距原则:

image.png


上述一致问题,等长线GAP满足下3W长度:

image.png


间距报错:

image.png


地址时钟控制线等长报错:

image.png

看下自己的xsignals分组有问题没 U16-u17并没有信号:

image.png

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169

lALPM4AfHPIY4mTNAQDNAQQ_260_256.png_720x720.jpg












image.png


登录后查看更多
0
评论 0
收藏
侵权举报
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。

热门评论0

相关文章

电子技术天花板

一枚专注于高速硬件设计的年轻工程师,每天都在设计软件中苦逼拉线进行时。

开班信息