找到 “换层” 相关内容 条
  • 全部
  • 默认排序

器件跟信号线还没有设计完全:器件之间注意间距,不要干涉了:注意器件需要整体对齐处理:此处器件重新放置下,注意整体对齐:器件就近IC管脚边放置:后期自己重新整体布局都优化下。差分打孔换层两边注意放置GND过孔:差分走线一定要耦合,此处完全不耦

Allegro-弟子-袁鹏——第七次作业——百兆网口模块

单对差分对包地50-100mil打孔差分信号走线换层在旁边打回流地过孔同层连接多余打孔多处飞线未连接差分对内长度误差5mil,设置对内等长规则以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码

484 0 0
Allaegro-弟子计划-程静—type-c模块作业

变压器下方所有层挖空铺铜差分换层打孔旁边要打回流地过孔差分对内等长绕线错误差分对内等长误差控制5mil范围内以太网转换芯片到CPU的tx、rx网络走线分别建立等长组,控100mil误差范围分别等长。电源输入接到第一个电容前方,在从最后一个电

498 0 0
Allaegro-弟子计划-程静—百兆网口模块作业

差分信号打孔换层 注意两侧打上地过孔,缩短回流路径:注意器件尽量整体中心对齐:过孔注意间距,不要造成平面割裂:变压器上除了差分信号 其他的加粗20MIL:差分对内等长误差控制在5MIL:RX TX需要对内做等长以上评审报告来源于凡亿教育90

Allegro-弟子- 金洲梁 第六次作业百兆网口模块设计

焊盘从短方向出线,不要从长方向和四角出线,从焊盘中心出焊盘后拐弯主电源输出打孔要在模块最后一个电容后方,多打孔加大载流 SD走线保持3w间距整组打孔包地usb差分对经过电阻后而然是差分对,按照差分布线尽量耦合减短换层走线长度,换层打孔旁边打

90天全能特训班21期-AD20-第二次作业-STM32最小系统板PCB设计

差分对尽量少换层差分对内等长误差5mil232模块C+,C-;V+,V-所接的电容属于升压电容,注意布 局尽量靠近,走线加粗。sd卡模块数据线整组包地处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访

90天全能特训班21期-A.涤生-AD21_第七次作业-AD- STM32最小系统板PCB设计

注意优先布局静电器件 再去布局其他器件,优先级最高:注意差分从焊盘拉出也是需要保持耦合的:不要存在直角以及尖角:CC1 CC2信号需要加粗走线:差分打孔换层需要两侧打上地过孔:差分对内等长GAP需要大于等于3W:差分对内等长误差为5MIL:

AD-全能22期- AD 杨正灿 -USB作业

差分对内等长不符合规范兼容器件这样布局差分换层旁边打回流地过孔电容按照先大后小原则放置差分对内等长控制5mil以内差分包地不完整,朝外边也需要打孔差分走线出焊盘后尽快耦合以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB

90天全能特训班22期-曾稳龙—第五次作业USB模块pcb设计

USB2.0:差分走线是需要保持耦合,需要修改,不合格:USB3.0:还有一块铜皮存在板外,自己删除下:此处器件注意整体中心对齐放置:差分信号打孔换层的过孔两侧打上地过孔:此处差分需要优化,要耦合走线 :注意此处焊盘出线,需要从两侧边拉线出

Allegro-全能22期-莱布尼兹的手稿 第五次作业 USB2.0 USB3.0 TPYE-C

走线注意保持3w间距c+c-v+v-,所接电容属于升压电容,走线注意加粗到10mil及以上差分换层在旁边打回流地过孔SD模块数据线整组包地打孔处理地网络焊盘就近打孔晶振打孔包地走线尽量避免直角锐角焊盘避免从长边、四角出线以上评审报告来源于凡

90天全能特训班22期-曾稳龙—第六次作业2层STM最小系统