扫码关注
- 全部
- 默认排序
走线不要从电阻电容中间穿，后期容易造成短路，可以打孔走底层2.跨接器件旁边尽量多打地过孔3.数据线和地址线等长都需要满足3W4.电感下面尽量不要走线以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接
FPGA中DSP资源是宝贵的且有限，我们在计算大位宽的指数、复数乘法、累加、累乘等运算时都会用到DSP资源，如果我们不了解底层的DSP特性，很多设计可能都无法进行。逻辑综合往往是不可控的，为了能够充分利用DSP资源，我们需要对DSP48E1有所了解。1.DSP48E1介绍 DSP48E1
此处输入两个过孔不满足载流2.反馈线走10mil即可3.电源需要再底层铺铜进行连接4.电感所在层的内部需要挖空处理5.可以在底层铺一个整版地铜尽量连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链
此芯片采用单点接地，输入输出的地都连接在芯片中间进行回流，其他地方不要打孔2.输入输出主干道尽量一字型布局3.mos管尽量放置在输出路劲上4.走线可以在优化一下，尽量不要有直角5.散热焊盘上的过孔需要双面开窗处理，底层焊盘中间也需要开窗以上
此处电源输入不满足载流2.电感所在层的内部需要挖空处理3.电源输入管脚的电容靠近管脚放置，可以放底层4.反馈从输出的最后一个电容后面取样，走一根10mil的线即可，不用铺铜5.中间散热焊盘上的过孔需要开窗处理以上评审报告来源于凡亿教育90天
1.器件重叠，焊盘重叠会导致器件无法焊接。2.底层没有铺铜处理3.过孔应打到走线最后一段，完全包围走线。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.t
跨接器件旁边尽量多打地过孔，间距最少1.5mm，有器件的地方可以不满足，其他地方尽量满足2.网口差差分外，其他信号需要加粗到20mil3.差分线可以在优化一下4.滤波电容靠近管脚摆放，器件可以放底层5.走线与焊盘同宽，拉出来再进行加粗6.晶
1.应单点接地，只到一个点打孔，所有地网络都连接到芯片散热焊盘下方打孔连接大铜皮。2.下方电路没有电源输入存在开路，最前放电容电源和地没有连接。3.多余打孔，底层没有连接。4.底层没有铺大地铜，底层应该整版铺地铜。5.相邻电感应朝不同方向布
电感所在层的中间需要挖空处理2.反馈线走10mil即可3.过孔需要开窗处理，然后底层需要开窗进行扇热4.注意铜皮需要优化一下5.相同网络的铜皮和走线没有连接上，后期自己更改一下铜皮属性设置以上评审报告来源于凡亿教育90天高速PCB特训班作业
注意电感底部不要放置器件以及走线，需要重新优化下底层的布局以及布线：电感注意当前层内部挖空：电源输出对应的GND打孔数量一一对应上：此处顶层完全可以走线，不用打孔了：多处上述问题，自己去修改下。LDO信号也是需要加粗满足载流大小，看下具体大
