扫码关注
- 全部
- 默认排序
很多电子初学者在使用Cadence Allegro进行Layout设计时，会有一些mipi或lvds等差分走线，在走线时可能为了匹配线序，导致信号网络的走线是交叉，这样做不仅费时费力，还会影响信号质量，那么如何将这些器件的引脚交换过来？如图
走线尽量不要从器件中心穿，间距太近，后期容易造成短路2.USB 5V供电，电容先大后小摆放3.数据线之间等长需要满足3W间距4.注意过孔不要上焊盘，差分出线要尽量耦合5.差分走线不满足阻抗线宽，对内等长凸起高度不能超过线距的两倍6.WIFI
晶振布局布线错误，应包地打孔走类差分形式变压器出差分线外所有线加粗到20mil以上差分走线不耦合变压器下方所有层挖空铺铜器件布局太近丝印干涉走线不要锐角布线不能从同层器件下方穿过布线尽量短不要绕线布线保持3w间距要求以上评审报告来源于凡亿教
差分对内等长凸起高度不能超过线距的两倍差分走线不满足差分阻抗间距要求3.光口模块座子下面需要所有层挖空处理4.后期自己在电源层铺铜尽量连接差分出线方式需要再优化一下跨接地旁边可以尽量多打地过孔以上评审报告来源于凡亿教育90天高速PCB特训班
差分对内等长不符号规范差分包地不完整，建议外侧也包地差分走线长距离耦合以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.ht
差分走线要按照阻抗间距走，差分出线要尽量耦合，后期自己优化一下有好几处差分没有按照阻抗线距走，后期自己调整一下2.差分对内等长凸起高度不能超过线距的两倍3.CC1和CC2属于重要信号，走线需要加粗4.走线需要优化一下，尽量不要有直角5.差分
走线拉出焊盘之后再去加粗：差分走线需要保持耦合，重新连接下：差分对内等长注意规范：保持耦合走线，差分下面 的走线明显比上面的宽，自己重新绘制下：差分队跟队之间也要满足10MI的误差：差分对内等长误差为5MIL：以上评审报告来源于凡亿教育90
差分对内等长凸起高度不能超过线距的两倍2.焊盘出线可以在优化一下3.差分走线需要按照阻抗线宽线距进行走线4.pcb上不要存在stub线5.注意差分对内等长误差5mil6.存在多处开路，后期自己检查一下drc7.过孔到焊盘间距太近，间距最少6
注意差分出线要尽量耦合，走一起2.注意差分走线需要按照阻抗线宽线距走线，否则容易产生阻抗突变3.打孔要打在ESD器件前面4.走线一层连通不用打孔差分需要进行对内等长，误差5mil差分对内等长凸起高度不能超过线距的两倍注意器件摆放不要干涉一脚
注意差分凸起高度不能超过线距的两倍2.差分走线需要优化一下3.时钟信号尽量包地处理4.电容尽量靠近管脚均匀摆放5.差分出线要尽量耦合，后期自己优化一下6.存在多处开路后期自己在顶底层铺上电源和地铜皮7.变压器需要挖空所有层处理
