扫码关注
- 全部
- 默认排序
在LAYOUT中制作PCB封装时，在有很多管脚的情况，是怎么放置的。这个小视频操作讲解了在制作封装时有多个管脚的情况下，怎样的快捷放置焊盘方法。
在LAYOUT中制作PCB封装时，在遇到焊盘管脚需要重新命名时，是有小技巧可以快速修改的。这个小视频介绍了封装焊盘管脚重新重名的小技巧。
在我们进行高速pcb设计的时候，我们会遇到高度集成的BGA芯片，关于BGA的拉线打孔我们是如何去做的呢，对于一些简单的的BGA我们通常手工去拉线和打孔，但是对于一些管脚上千个的大BGA，显然手工拉线打孔是不现实的，其实我们Altium Designer软件集成了BGA自动扇出走线的功能，我们可以利用这个功能大大提高扇孔效率。现实设计当中很多学员无法扇出一个BGA的走线和打孔，是什么原因呢，我们借此视频也给大家讲述了相关的一些扇孔注意事项。
在logic软件中绘制原理图，添加元器件后有些器件默认会显示器件的管脚名称、管脚编号、元件类型等信息，那怎样来进行隐藏，怎样对板上的器件进行批量属性显示与隐藏操作。
用Orcad进行原理图绘制是，有需要的一些元器件的管脚编号和网络名称会对其进行隐藏与显示，这个视频就是详细的来讲解怎么显示和隐藏管脚编号和网络名称。
在logic软件当中制作CAE封装，对于管脚少的器件可以手动的输入管脚名称和编号，但对于一些管脚特别多的器件可以利用导入CSV文件的方式，一次性把管脚信息全部导入，节省了我们制作封装的时间。
NO ERC检查点就是忽略ERC检查点，是指这个点附加的元件的管脚在进行ERC的时候，如果出现错误或者警告将被忽略过去，不影响网络报表的生成。
我们在进行元件库设计的时候，会碰到各种各样的操作设置，我们都需要以全面的PCB设计实操能力去应对各种问题。比如今天要讲的就是，在AD中怎么显示与影藏原理图库的管脚编号？虽说这个问题一般很多学员跟爱好者都知道怎么进行操作了，但是还有极个别的刚入门的PCB设计者不太熟悉，我们就以AD19进行讲解吧！
