找到 “对内等长” 相关内容 条
  • 全部
  • 默认排序

1.485信号需要走内差分处理,后期自己调整一下布局,然后重新走线2.晶振优先布局,走线路劲要尽量短3.晶振注意电容摆放顺序,先经过电容,在到晶振4.差分出线要耦合,走线尽量不要走小器件中间,容易造成短路5.差分对内等长处理不当,锯齿状等长

90天全能特训班18期 AD - iYUN-达芬奇

走线需要优化一下2.差分出线要尽量耦合3.注意此处是否满足载流4.此处可以从焊盘角出线,尽量不要有直角5.时钟信号需要包地处理6.焊盘中心出线至外部才能拐线处理,避免生产出现虚焊7.差分需要进行对内等长,误差5mil8.PX和TX之间需要用

90天全能特训班19期 AD - 张吕-百兆网口

机壳地以及电源地没有正片铺铜处理也没有负片分割处理,注意地是需要处理的:变压器上除了差分信号,其他的加粗20MIL走线:电源层也并未处理电源 :TX RX信号之间用GND走线隔开:RX TX没有创建等长组进行等长:差分对内等长误差为5MIL

全能19期-Allegro-Faker-第3次作业-百兆网口模块PCB布局

网口除差分信号外,其他的都需要加粗到20mil2.差分出线要尽量耦合3.差分需要进行对内等长,误差5mil4.注意RX和TX创建等长组,走线需要满足3W间距5.注意线宽尽量保持一下6.过孔尽量不要打在两个焊盘中间,7.焊盘上存在多余的线头以

90天全能特训班19期 AD - Tbabhs-百兆网口

USB2.0注意铜皮不要有任意角度USB3.0差分对内等长锯齿状不能超过线距的两倍2.此处采用兼容设计,两个电阻可以放置在共模电感上面3.打孔要打在电容之前,注意 线宽要保持一致4.差分走要耦合5.差分对,间距最少保持20mil6.存在多余

90天全能特训班19期 AD - 朱腾-USB

差分对内等长误差控制在+-5mil内这个过孔打太近了散热过孔要两面开窗处理这个差分出线不太耦合整版铺一下铜以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.

793 0 0
PCB Layout 2023-07-11 16:28:54
全能19期 lr-第四次作业-USB3.0&TypeC

1.差分对内等长错误,拱起处高度和间距错误。2.注意焊盘到过孔的间距,最小不能小于4mil以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.c

90天全能特训班19期 AD - 董超-第五次作业-USB3.0模块PCB作业

1.差分布线没有包地,需要每对差分单独包地打孔处理 2.差分换层旁边需要靠近打两个地过孔z3.差分布线长距离不耦合 4.差分没有等长,需要分组等长和对内等长处理 5.差分信号布线造成回路,应放置在后面尽量保持信号流向顺畅。 6. 存在飞线没

90天全能特训班19期-USB模块PCB设计

网口差分需要进行对内等长,误差5mil2.差分走线要尽量耦合3.差分走线可以在进行一下优化4.时钟信号需要单独包地处理5.电容尽量靠近管脚摆放6.此处走线尽量与焊盘同宽,拉出来再进行加粗,加粗尽量渐变,不要突然变很大7.中间可以多打过孔进行

90天全能特训班19期 AD - 蔡春涛-百兆网口

此处做兼容设计,器件可以摆放在一起2.注意差分对内等长规范,锯齿状等长不能超过线距的两倍3.差分需要进行对内等长,等长误差为5mil有好几对都没有满足,后期自己调整一下4.后期自己优化一下走线5.Type-C信号只有6对差分信号,此处不用走

90天全能特训班19期 AD - 卢同学-USB