找到 “对内等长” 相关内容 条
  • 全部
  • 默认排序

差分线对内等长误差5mil,同一组差分误差5mil规则要分开进行设置,后期自己处理一下2.焊盘出线不要走直角3.差分对内等长尽量在不耦合处进行等长4.注意器件摆放不要超出板框5.差分走线要耦合走,后期自己优化一下6.后期自己在地平面铺铜,把

90天全能特训班22期Allegro-莱布尼兹的手稿-SATA

焊盘出线不规范,不能从侧面出线,出线的时候线宽不要大于焊盘宽度这个变压器下面的挖空可以在宽一点rx和tx没有做等长,信号线中间不要变化线宽时钟没有包地处理两个不同的地除跨接器件外其他的地方连接要不小于1.5mm差分对内等长误差大于5mil以

423 0 0
PCB Layout 2024-04-25 17:13:01
魏信+AD+第四次作业+千兆网口PCB设计作业评审

时钟走线包地打孔处理差分对内等长错误,按照规范绕线变压器下方铺铜挖空多处尖细铜皮rx、tx需要分别建立等长组,控制100mil误差等长以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教

90天全能特训班22期-Lj-第四次作业-百兆网口

注意地址线之间等长需要满足3W间距规则2.差分对内等长凸起高度不能超过线距的两倍蛇形走线需要优化,等长尽量使用钝角,不要用圆弧或者直角,走线能拉直尽量拉直差分对内等长需要优化,原则哪里不耦合就在哪里绕等长走线到焊盘间距太近,后期容易造成短路

90天全能特训班22期 AD-申存湛-2DDR

1.1.差分对内等长凸起高度不能超过线距的两倍蛇形尽量不要直角,建议钝角,后期自己优化一下2.存在开路3.ESD器件要靠近管脚摆放,线宽不满足载流,后期自己加粗一下高速信号尽量有完整的参考平面,尽量少打孔,建议增加层处理USB需要进行对内等

90天全能特训班23期 AD-刘晓-USB

反馈信号需要走线连接,并加粗处理2.模拟信号需要包地,走线加粗到12mil3.跨接器件旁边要多打过孔,间距最少2mm,有器件的地方可以不满足4.网口需要添加差分对按照差分间距走线,对内等长误差5mil5.存在间距报错,太近,后期容易造成短路

90天全能特训班22期 AD-陈英扬-达芬奇

跨接器件旁边要多打地过孔,间距要保证2mm,有器件的地方可以不满足2.差分需要做对内等长,误差5mil你这个也不是按照差分间距走的,而且对内等长只需要调整一根长度,不用两根一起调整,后期自己优化一下差分需要按照阻抗线距走线模拟信号走线加粗,

90天全能特训班22期AD-冯定文-达芬奇

差分对内等长误差大于5mil两个地间距除跨接器件处外要大于1.5mm时钟需要包地过孔盘粘一起了调整一下以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.ta

366 0 0
PCB Layout 2024-07-15 17:47:54
【optimist】第七次作业——网口设计(千兆、百兆)作业评审