扫码关注
- 全部
- 默认排序
1.存在飞线没有链接，几处电源走线没连2.rx、tx两组差分对之间的间距至少4w以上3.差分没有对内，需要等长误差5mil。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：http
网口差分需要进行对内等长，误差5mil2.注意差分走线要注意耦合3.注意等长线之间需要满足3W规则4.等长存在误差报错5.地网络进行就近打孔，连接到地层，缩短回流路劲6.顶层BGA里面的铜尽量挖掉7.电感所在层内部需要挖空处理以上评审报告来
1.多处飞线没有链接2.此处是兼容设计，上下小器件应叠到中间器件焊盘上，以保证差分和电阻的连接不受影响3.差分对内等长不符合规范以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：ht
1.差分对内等长不规范2.差分走线不规范，出焊盘后应该尽量耦合，后面两个电容可以布局到背面。3.这里是兼容设计，上下两个电阻应该叠放到中间器件焊盘上，以保证差分和电阻的连接不受影响。4.差分走线不耦合，没有按照差分布线间距走线5.过孔重叠以
1.电容应根据原理图连接关系，靠近相应管脚放置2.同层连接不需要打孔，多处多余过孔3.部分器件可摆放到底层，减少顶层放置器件，更加美观整齐以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系
1.布局应按照先大后小原则布局，大器件打孔连接到小器件再连接到芯片管脚2.有一个数据信号等长不到位3.要保持先后线宽一一致，走线出芯片焊盘后尽快加粗以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接
注意差分出线要尽量耦合，对内需要再优化一下2.跨接器件旁要多打地过孔，间距最少要满足1.5mm，建议2mm，有器件的地方可以不满足3.此处差分需要优化一下，可以打孔从底层走线4.模拟信号走线需要加粗处理5.反馈信号需要从输出电容后面打孔，走
跨接器件旁要多打地过孔，间距最少要1.5mm，建议2mm，有器件的地方可以不满足2.网口除差分信号外，其他的都需要加粗到20mil3.模拟信号需要一字型布局，尽量单根包地，走线加粗处理4.确认一下此处是否满足载流，电源输入尽量铺铜处理5.注
1.器件摆放重叠，应保持一定间距2.差分对内等长错误3.时钟线需要包地打孔处理4.多处飞线没有连接5.以太网芯片到CPU的GMII接口线的发送部分需要等长，建立rx、tx分别等长控制100mil误差范围6.差分没有建立对内等长规则，差分对内
线宽不一致，导致阻抗不连续走线需要保持3w间距规则地址线分组错误，缺少信号时钟线等长错误电源走线多处没有加粗数据线等长误差控制100mil范围内以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫
